目录
1.前言
2.进制转换
3. 数字电路基本单元
4.组合逻辑
5.逻辑门符号
6.时序逻辑电路
7.数字电路时序分析
8.数据路径(reg2reg)![](https://img-blog.csdnimg.cn/1ffa599b6ff24bcb9eecd957feed1489.png)
建立时间: 数据路径的最大值<时钟路径最小值,这样才能保证不会时序违反
数据路径要小于时钟路径,数据要快一点到来,而时钟要慢一点到来,这样才能保证下一个时钟到来的时候能够采集到先一步到来的数据。
保持时间:数据路径的最小值>时钟路径的最大值,这样才能保证不会时序违反
目录
建立时间: 数据路径的最大值<时钟路径最小值,这样才能保证不会时序违反
数据路径要小于时钟路径,数据要快一点到来,而时钟要慢一点到来,这样才能保证下一个时钟到来的时候能够采集到先一步到来的数据。
保持时间:数据路径的最小值>时钟路径的最大值,这样才能保证不会时序违反