luolt42的博客

转载 合泰单片机#pragma rambank0

合泰单片机的内部可能会有多个ram bank ，bank0、bank1等，但是位变量的定义其要求必须定义到bank0内。根据其手册内容其他变量也尽可能定义到bank0内，这样读取速度更快。合泰单片机的位变量定义时，根据其C语言规范，需要将位变量定义到#pragma rambank0和#pragma norambank之间。原文链接：https://blog.csdn.net/sailor_shuishou/article/details/6953773。

转载 以浪涌抗扰度的视角谈前级EMC的设计

本文章结合了一个简单的实例，从浪涌试验的角度介绍了前级电路器件选型和典型电路，在以后的文章中我们将继续更深入的探讨抗浪涌电路相关内容，并从其他EMC性能指标的角度来设计EMC前级电路。当对ACL-PE或ACN-PE测试6KV浪涌时，即共模浪涌试验，共模路径等效为一个内阻约为12Ω，脉冲电压为6KV的电压源与共模电感、Y电容串联。如图1所示为小功率电源模块中常用的EMC前级原理图，FUSE为保险丝，MOV为压敏电阻，Cx为X电容，LDM为差模电感，Lcm为共模电感，Cy1和Cy2为Y电容，NTC为热敏电阻。

转载 干货分享「UC3842内部工作原理」

输出经过一个稳压器得到高精度的5V电压，其中一路输出给RC充放电，产生一定频率的三角波，还有一路经过精密电阻分压产生2.5V输入给误差放大器的正输入端，而2脚负输入端一般接反馈电压，经过误差放大器放大输出，1脚作为放大器输出端，引出来的目的之一就是作反馈和作输出补偿，和负输入端之间一般接个电容，构成积分电路，使电压变得缓慢，起到补偿作用；此处应该是：当过流保护后，很快电流信号变无，此处R的高电平维持时间端，小于S的高电平时间，故此刻状态不会出现，亦或者是，上图中的T触发器作用，此处为猜测。

转载 PCB 叠层（四层板）

如此看来，图1中的叠层结构性能不如图2的层叠结构，因为其信号层与参考层之间的绝缘层厚度更大，所以信号层和参考层的耦合度更低。通常，可以通过布置靠近IC的去耦电容来解决瞬间电源问题，但是如果需要电源频率过高，高于去耦电容自身的谐振频率，那么电容将变成一颗电感，而失去存储电能的作用。所以，信号回流可以通过相邻的参考层，从而减小信号回路面积，减小信号路径的电感。最后，图6和7的叠层结构中，高速信号可以换层，因为信号的参考有完整的参考地平面（两边都有），地平面间摆放的过孔提过良好的连通性，从而减小回流路径的阻抗。

转载 干货|555定时器原理+3钟工作状态讲解，原理框图分析，通俗易懂

1）上面的比较器（阈值比较器）的输入是连接到同相输入（+）的阈值引脚，2/3Ucc的参考电压连接到比较器的反相输入 (-)。另一个外部引脚“控制电压”连接到该比较器的反相输入（-），这样就可以覆盖2/3Ucc的参考电压，还可以改变输出信号的宽度。当S输入为逻辑“1”时，设置触发器输出逻辑“1”，当R引脚为逻辑“1”时，触发器输出逻辑“1”。触发器的输出是 Q 和 /Q ，其中 Q 和 /Q 互为补集。触发器有两个输入：标记位“A”的阈值比较器的输出连接到R，标记为“B”的触发器的输出连接到S。

转载 PWM互补输出死区时间设定

上图1红圈里的互补PWM输出会造成问题的，首先，半导体器件内部都有结电容的，列如MOS管，MOS管导通，需要对MOS管的GS电容进行充电，只用GS电压大于阈值电压，MOS管才能导通；所以，在控制波形沿跳变时刻，一个MOS管GS电容在充电，一个MOS管GS电容在放电，这样会存在两个管子同时导通的情况，一个管子还没关断，另一个管子就开通了，从而造成VCC和GND短路。那么，如果两个管子都用PWM波控制的话，则两个PWM波形极性相反，图1中红色圈内的波形，高低电平相反，我们把这种波形称为互补PWM波形。

转载 NMOS与PMOS的导通条件与使用方法

如果MOS管用作开关时，（不论N沟道还是P沟道），一定是寄生二极管的负极接输入边，正极接输出端或接地。如图2所示 由于寄生二极管直接导通，因此S极电压可以无条件到D极，MOS管就失去了开关的作用。常见的有：AOL1448，AOL1428A，AON7406，AON7702，MDV1660，常见的有：AOL1448，AOL1428A，AON7406，AON7702，MDV1660，比如常见的：2N7002，2N7002E，2N7002K，2N7002D，FDV301N。要么都由S指向D，要么都由D指向S。

转载 定时器模拟PWM输出（三款代码介绍）

/频率一定，调整占空比。#define FLAG_F1 ((K1==1)&&(K2==1)&&(K3==1)&&(K4==1)) //第1档。#define FLAG_F2 ((K1==0)&&(K2==1)&&(K3==1)&&(K4==1)) //第2档。#define FLAG_F3 ((K1==1)&&(K2==0)&&(K3==1)&&(K4==1)) //第3档。#define FLAG_F4 ((K1==1)&&(K2==1)&&(K3==0)&&(K4==1)) //第4档。

转载 C语言利用共用体实现位操作

这样定义了这个共用体后，由于Test_u16变量和Bits结构体共用体一个内存空间，因此对Bits的成员变量操作，也就是一个位的操作，就能同时对Test_u16的对应位操作，也就实现了对Test_u16进行位操作。共用体实现位操作的关键就在于这个内部的结构体，首先明确一个知识，就是结构体内存中是连续的，但是不需要是一个完整的字节，因此定义内部定义16个一bit的位域，例如：u8 bit0 : 1;先定义一个共用体，内部定义一个16位的变量，内部再定义一个结构体。这样就实现了位操作。

转载 【无标题】

如果MOS管用作开关时，（不论N沟道还是P沟道），一定是寄生二极管的负极接输入边，正极接输出端或接地。如图2所示 由于寄生二极管直接导通，因此S极电压可以无条件到D极，MOS管就失去了开关的作用。常见的有：AOL1448，AOL1428A，AON7406，AON7702，MDV1660，常见的有：AOL1448，AOL1428A，AON7406，AON7702，MDV1660，比如常见的：2N7002，2N7002E，2N7002K，2N7002D，FDV301N。要么都由S指向D，要么都由D指向S。

转载 串口流控（CTS/RTS）使用详解

硬流控的RTS 、CTS ：RTS （Require ToSend，发送请求）为输出信号，用于指示本设备准备好可接收；CTS （Clear ToSend，发送清除）为输入信号，有效时停止发送。假定A、B两设备通信，A设备的RTS 连接B设备的CTS；A设备的CTS连接B设备的RTS。前一路信号控制B设备的发送，后一路信号控制A设备的发送。对B设备的发送（A设备接收）来说，如果A设备接收缓冲快满的时发出RTS信号（高电平）（意思通知B设备停止发送），B设备通过CTS 检测到该信号，停止发送；

原创 RGB565和RGB888互相转换表

转载 一分钟读懂WIFI模块无线网络工作模式AP和STA的区别

顾名思义，这是一种混合模式，指的是WIFI模块工作时既支持AP模式，又支持STA模式。当WIFI模块的这两种模式共存时，既可以作为STA设备连接其它AP设备，又可以作为AP设备让别的STA模式设备进行接入，这两个过程可以同时进行，这样可以通过互联网控制可实现无缝切换，更加方便操作。STA是Station的缩写，它是无线网络中的一个终端站点设备，可以看成是一个客户端，一般来说，处在STA模式下的设备本身不接受无线的接入，该设备连接到AP节点进行网络访问，STA模式下的设备之间的通信可以通过AP进行转发实现。

转载 最全的ASCII码对照表

ASCII码对照表

转载 【无标题】

子网掩码通常有十进制和二级制两种表现形式，255.255.0.0用二进制表示则为1111111.11111111.00000000.00000000，其中，前面2个字节的16位“1”表示网络号，后面2个字节的16位“0”表示主机号。子网掩码有两个特殊地址，当子网掩码的主机地址全为0时，表示该网络地址，当子网掩码的主机地址全为1时，表示该网络的广播地址。上文中的26代表主机ID的掩码地址长度，从前往后有26位，即子网掩码的地址是255.255.255.192。1）将主机数目转化为二进制来表示，总位数是N；

转载 干货|8款开关电路设计详解，电路图+工作原理，图文结合，秒懂

与此同时，感应电压给 C1 充电，随着 C1 充电电压的增高， VT1 基极电位逐渐变低，致使 VT1 退出饱和区， Ic 开始减小，在 L2 中感应出使 VT1 基极为负、发射极为正的电压，使 VT1 迅速截止，这时二极管 VD1 导通，高频变压器Ｔ初级绕组中的储能释放给负载。开关电源高频化是其发展的方向，高频化使开关电源小型化，并使开关电源进入更广泛的应用领域，特别是在高新技术领域的应用，推动了开关电源的发展前进，每年以超过两位数字的增长率向着轻、小、薄、低噪声、高可靠、抗干扰的方向发展。

转载 RS485电路设计原理图

485芯片 有很多种，根据个人需要选型 ，我目前使用的是3.3V供电的工业芯片MAX3485（也可以选择5.0V供电的MAX485),数据传输速率可高达10Mbps。RS485是差分信号，，半双工、平衡传输线多点通信的标准，两个设备之间使用双绞屏蔽线缆连接，两个线缆分别传输A和B信号。高电平(1)：B线上的电压减去A线上的电压是+（0.2—6） V时，表示高电平。低电平(0)：B线上的电压减去A线上的电压是-（0.2—6）V时，表示低电平。RS485总线具有两种逻辑电平：高电平(1)和低电平（0）

转载 干货|TTL电路详细讲解，工作原理+电路图，图文结合，轻松搞定

F 处的低电平正向偏置晶体管 Q 1 的发射极-基极结，并使电阻 R1 的电流从晶体管Q分流2使 Q 2关断，从而使晶体管 Q 4关断。E 处的低电平还正向偏置二极管 D 2以从晶体管 Q 3的基极分流电流，因此 Q 3也关闭。R1 中的电源电压下降，晶体管 T2 关断，因为它没有足够的电压来导通。这里用到的与非门是74L00或54L00型的，这种类型的 TTL 的结构几乎与标准 TTL 的结构相似，只是电阻值更高。当晶体管 Q 4关闭时，输出 Y 将为高电平，而当 Q 4导通时，输出将为低电平。

转载 详解电池管理系统，这一篇就够了！

温控探头能实时监测电池组或工作环境的温度变化，当监测到温度超出设定的值（硬件的温控保护默认：充电-20~55℃，放电-40~75℃，可根据客户的要求更改，客户不能自行设置）时，断开电池组的充放电，当温度恢复指合理范围后，才可继续充放电，起到保护作用。过充保护功能：充电时，保护板会实时监测电池组的每串电压，只要有其中一串电压到达过充保护值（三元的过充电压默认为4.25V±0.05V，铁锂的过充电压默认为3.75V±0.05V），保护板就会切断电源，整组锂电池都停止充电。（一）感知和测量测量电池的状态。

转载 汽车电子常用外围硬件电路设计

GSR_SW和ACC_ON及VBUS另一组或多组高电平时，电源使能PWR_EN为高电平，开机后通后POWER_HOLD至高来保持PWR_EN为高电平。3）高速CAN BUS电路（波特率40K~1Mbits/s）1）LIN BUS电路 （最大波特率20Kbits/s）2）.低速CAN电路（最大波特率125Kbits/s）5、MOS管设计参考应用(控制电源输出通断)2、外接信号输入设计参考(和按键有点类似)1、按键电路的常用设计参考。3、输出电路继电器设计参考。6、输入电源设计参考应用。

转载 芯片的datasheet请这样看

这里有一个比较大的坑：通常的Boost电源，在电源不使能时，输入和输出直接通过电感和二极管相连了，输出电压大约为输入电压减去二极管压降，也就是说只要输入电源出现，正电源就有输出了，而此时负电源还在缓启动中，违背负载的时序要求。市面上能够找到几款单颗芯片出正负电源的产品，经过一轮筛选，选定了ADP5071，而选定它很重要的一个原因就在于Boost电路部分有独立的开关可以断开输入，并且能很方便控制两路电源的时序关系，这些重要信息都可以在手册第一页得到。上一步发现了一个可能的坑，现在可以跳进来看一看有多深了。

转载 硬件工程师提高单片机抗干扰能力的10个细节

在受到干扰的异常情况下，CPU 时序逻辑被破坏，程序执行混乱，不可能周期性的将WDT 清零，这样当WDT 的定时溢出时，其输出使系统复位，避免CPU因一时干扰而陷入瘫痪的状态。随着单片机系统的广泛应用和技术的进步，电磁干扰问题越来越突出，推广现有的、成熟的抗干扰技术，研究抗干扰的新技术、新方向是单片机应用技术的当务之急。在尽可能短的周期内，将数据重复输出，受干扰影响的设备在还没有来得及响应时，正确的信息又到来，这样就可以及时防止误动作的产生。若信号总是变化不定，在达到最高次数限额时，则可给出报警信号。

转载 常见的隔离RS485方案盘点

线上，从而有可能超出端口可承受的共模电压范围，影响正常通信，甚至会损坏后端电路 当距离较远的485通信节点之间的地平面利用线缆进行连接时（如485屏蔽电缆），地线会和大地形成地环路，该环路会。下图为3个光耦实现的485隔离通讯，需要注意的是，光耦的速率要满足波特率的要求，一般选择高速光耦做485隔离。上面两种方案都是隔离芯片+485芯片实现，还有一种芯片是集成式的485隔离芯片，即将隔离芯片和485电平转换芯片集成在一起，如。总的来说，集成式的485隔离芯片的方案能满足大部分应用，性价比最高。

转载 哪种类型的光隔离器适合您的信号？

CTR 也会随着每个组件、其温度和组件的使用年限而变化，因此选择能够在光隔离器将使用的设备的最高额定温度和最长工作寿命下提供所需 CTR 的设备至关重要。但是，通常的约定是，光耦合器是可以隔离高达约 5000V 电压的器件，而光隔离器是可以隔离超过 5000V 电压的器件。基本组件的效率可能相对较低，并且会产生大量的热能水平，必须妥善处理，特别是因为光隔离器本身的性能会受到热效应的不利影响。与任何半导体器件一样，光隔离器中使用的光电二极管在输入和输出之间的关系中具有非线性元素，这会使通过隔离器的信号失真。

转载 案例分享|磁珠用于电源输入端口的缺陷

设计者在电源端口加入磁珠，最主要的目的是在高频几十Mhz~几百Mhz的高频干扰过滤，同时又要考虑干扰抑制的效果，我们可以采用压敏电阻+共模电感+电容+TVS的滤波模式，如图6，压敏电阻放置于最前端，主要是考虑压敏电阻流通容量较大，很容易做到数百A，但是压敏的响应时间最长可达数十nS，高于nS级别的干扰还是无能为力的。第二级为防护方案，由图A组成，自恢复保险和压敏电阻的流通能力要相当，否则，当保险比压敏流通能力大很多时，有可能出现压敏已经开始严重发热，有可能短路起火，但是保险还没有断开，将会导致起火事故。

转载 PCB布线要点

数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。（2）高速信号的过孔数量问题，有些器件指导书上一般对高速信号的过孔数量要求比较严格，咨询互连的原则的是除了必须的管脚fanout过孔外，严禁在内层打多余的过孔，他们布过8G的PCIE 3.0的走线，也打过4个过孔，没有问题。

转载 STM32如何优雅的使用MDK工具解除芯片读保护？

每次下载后，如果代码出现问题，都需要在线调试，而你的代码为了不忘记，默认就是开启读保护功能的，所以每次下载后，如果发现问题，你可能要找一个工具，如 J-Flash 或者上面的软件负责关闭读保护，让我们的开发效率降低不少。在以前的笔记里面，有介绍如何使代码运行在 RAM 中，既然读保护保护的是 FLASH 区，RAM 并不受影响，那么我们就可以将我们解除的代码加载到 RAM 中运行，如此就可以通过 MDK 解除芯片的读保护了。本文摘自网络，版权归原作者所有，如有侵权请联系我删除。

转载 EMC的辐射就像迷宫，看看一个网友怎么玩通关的。

就是我们一般的Y1是跨接初级大电容的地和次级大电容的地，增加一个Y2跨接初级大电容正极和次级大电容正级。二、由于抑制EMI能力无与伦比，所以双Y的Y的总容量是可以大大减少的。两个470PF的双Y的抑制能力大于单个2200PF的Y。这两种技术的结合完美地实现了我的理想开关电源的EMC特性----无任何辐射。其实我们很容易得到布局布线的经验：布局最重要的就是PCB的最外环要布成交流地（而且最好形成闭环）。针对无Y电源布线，我发展了一种我称之为“天才之环”（我命名的，纪念我天才灵感发挥的瞬间）的技术。

转载 干货 | PCB设计，应该在差分对上使用泪珠吗？

大多数单端通过阻抗计算器是完全不准确的，并且不会产生任何与 TDR 的实验结果相匹配的结果，因此从那里开始是没有意义的。这些元件提供的阻抗匹配可以是宽带的，并在具有中等带宽的射频信号的谐振之间提供非常一致的相位响应。如果您设计的差分对没有太小的间距（右侧），并且在您的对下方使用了薄电介质（特别是对于微带线），那么在一对差分过孔处应用泪珠不会对阻抗。确定输入阻抗的解析表达式作为泪滴中锥度率的函数是我将在该主题的第二部分中研究的内容，因此我将其保存以备后用，因为它值得单独写一篇文章。

转载 电源平面PCB设计要点与检查

其次就是检查不同电源平面，有没有平行走线（这种情况比较多）以及铜皮平行走线（电源平面的相邻层一般是信号层和GND层，有些小的电源平面是画在信号层上的，对于此类电源平面，就要注意铜皮平行走线了）。(c)电源分割时，电源与电源平面分割距离尽量保持在20mil左右，如果在BGA部分区域，可局部保持10mil距离的分割距离，如果电源平面与平面距离过近，可能会有短路的风险。检查同一电源平面，在不同PCB板层是如何通过过孔搭接起来的，看电源过孔的数量够不够以及过孔的位置（优化过孔位置，缩短电源路径长度）。

转载 栈的生长方向

/这儿的数组buf是局部变量，且不是malloc,new等申请的内存，所以存放在栈区。buf[1]的内存地址肯定大于buf[0]的内存地址。PS: 堆的生长方向是从下往上的，这儿就不演示了，可以用指针接收malloc申请的内存测试下。printf("buf[0]的内存地址：%d \n", &buf[0]);printf("buf[1]的内存地址：%d \n", &buf[1]);但是，在栈中的数组，其生长方向是从下往上的。那到底是先入栈变量的内存地址大，还是后入栈的内存地址大？//后声明b，b后入栈。

转载 【硬件的单元测试_5】电源纹波测试

探头的GND和信号两个探测点的距离也非常重要，当两点相距较远，会有很多EMI噪声辐射到探头的信号回路中（如下图所示），示波器观察的波形包括了其他信号分量，导致错误的测试结果。图中每一个测试项有五个值，第一个值为当前屏幕的值，第二个值μ为RUN到STOP的统计平均值，第三个值m为RUN到STOP的统计最小值，第四个值M为RUN到STOP的统计最大值，第五个值σ为标准差，上面Acqs为统计次数。如果没有测试短针，可以拆除探头的接地线和外壳，露出探头地壳，自制接地线缠绕在探头地壳上，保证接地线长度小于1cm。

转载 EMC电磁兼容34个整改小技巧！

如果干扰曲线后面很好，就减小Y电容，看一下布板是否有问题，或者就在前面加磁环。20、对于π型滤波电路有一个BUCk电容躺倒放在PCB上且靠近变压器此电容对传导150kHz-2MHz的L通道有干扰，改良方法是将此电容用铜泊包起来屏蔽接到地，或者用一块小的PCB将此电容与变压器和PCB隔开。21、对于π型滤波电路有一个BUCk电容躺倒放在PCB上且靠近变压器此电容对传导150kHz-2MHz的L通道有干扰，改良方法是将此电容用一个1uF/400V或者说0.1uF/400V电容代替， 将另外一个电容加大。

转载 PC817+TL431的组合设计

按照上述三步设计的参数已经可以让光耦PC817工作在一个合适的静态工作点上，下面再进行反向验证，可以代入之前计算的电阻值也可以代入自定义电阻值，根据之前计算的极值在TL431集电极处注入一交流电压信号就可以得出各工况下的电压、电流及功耗波形。设发光二极管的压降VF=1.2V，TL431的最小工作电流Ikamin=1mA（综合温度、参数漂移等影响留一定余量），利用公式（1）计算出的最小工作电流Ifmin就可以求出最大Rf阻值，见下图。因匹配的TL431有最小工作电流限制，这里的电阻Rf就依此来设计。

转载 并联谐振电路工作原理详解，案例+计算公式，几分钟带你搞定

此外，由于并联电路的阻抗随频率而变化，这使得电路阻抗“动态”，谐振时的电流与电压同相，因为电路的阻抗充当电阻。在很多方面，并联谐振电路与串联谐振电路都相同，两个电路都是三元网络，包含两个电抗元件，成为二阶电路，都受到电源频率变化的影响，并且都有一个频率点，其中两个电抗元件相互抵消，从而影响电路的特性。在谐振频率ƒ r处，电路的导纳处于其最小值并且等于由 1/R 给出的电导 G ，因为在并联谐振电路中导纳的虚部，即电纳B为零。，因为在谐振时，电路的阻抗处于最大值，从而抑制或抑制频率等于其谐振频率的电流。

转载 10个PCB布板基本法则

本文来源网络，免费传达知识，版权归原作者所有。如涉及作品版权问题，请联系我进行删除。降压式(BUCK)电源：功率部分电流和电压波形。PCB Trace - Via 电感估算。原文链接：10个PCB布板基本法则。焊盘(PAD)和旁路电容的放置。转载自：STM32嵌入式开发。过孔 (VIA) 的例子。降压式电源排版差的例子。降压式电源排版的例子。降压式电源排版的例子。

转载 「实用干货」7条实用的PCB布线规则，可收藏

同一网络的布线宽度应保持一致，线宽的变化会造成线路特性阻抗的不均匀，当传输的速度较高时会产生反射。在某些条件下，如接插件引出线，BGA封装的引出线类似的结构时，因间距过小可能无法避免线宽的变化，应该尽量减少中间不一致部分的有效长度。比如电源线、杂线拉完了，却漏掉一组重要的信号线，导致这组线没办法同组同层，甚至都没有完整的参考平面，需要对前面的布线工作做大修改才能完成，费时费力。信号线与其回路构成的环面积要尽可能小，环面积越小，对外的辐射越少，接收外界的干扰也越小。如涉及作品版权问题，请联系我进行删除。

转载 Colpitts振荡器原理分析，图文+案例，几分钟搞定Colpitts 振荡器

上面电路中的 Re 电阻为电路提供了针对温度变化的稳定性，与 Re 并联的电路中连接的电容器 Ce 为放大的交流信号提供低电抗路径，充当旁路电容。因此，晶体管的增益限制了C1和C2的最大值。每当接通电源时，上述电路中所示的电容 C1 和 C2 开始充电，当电容充满电后，电容器开始通过电路中的电感 L1 放电，从而在谐振电路中引起阻尼谐波振荡。电容分压器用于反馈，晶体管 Q1 采用共发射极配置，在上层电路中，R1 和 R2 用于晶体管的偏置，C1 用作保护基极免受射频噪声影响的旁路电容。

转载 什么是哈特利振荡器？案例+公式，几分钟搞定哈特利振荡器原理

如果输出波的幅度减小，则通过 C2 的反馈也会减小，从而导致发射极电压降低，从而使 V 的负值更小，从而产生集电极电流的校正增加，并在谐振电路上产生更大的输出波。随着发射极电压的增加，放大器的偏置点从其 A 类位置向 C 类条件“滑动”，如上图所示，从而减小由电位产生的相对稳定的基极电压之间的差异 (Vbe) 驱动器 R1/R2 和越来越正的发射极电压。因此，基极和集电极之间的电压存在 180° 的相位变化，这与反馈回路中的原始 180° 相移一起为要维持的振荡提供了正反馈的正确相位关系。

转载 干货|DC-DC PCB Layout 设计要点，5个部分，帮你搞定PCB布板

不合理的PCB布板会造成芯片性能变差如线性度下降（包括输入线性度以及输出线性度）、带载能力下降、工作不稳定、EMI辐射增加、输出噪声增加等，更严重的可能会直接造成芯片损坏。因为输出回路中电流是连续的，而输入回路中电流是跳变的，会产生较大的di/dt，会引起EMI问题的可能性更高。一般DC-DC芯片的使用手册中都会有其对应的PCB布板设计要求以及布板示意图，本次我们就以同步BUCK芯片为例简单讲一讲。每一个电流环都可看作是一个环路天线，会对外辐射能量，引起EMI问题，辐射的大小与环路面积呈正比。