tcl and DC
Lux_an
这个作者很懒,什么都没留下…
展开
-
Tcl与Design Compiler 02——DC综合的流程
转载来自 http://www.cnblogs.com/IClearner/ ,作者:IC_learner1、基本流程概述首先给三个图,一个图是高层次设计的流程图: 下面是我对这张图的理解: ① 设计之前,准备好库、HDL代码的思想、约束生成;然后根据设计思想用 RTL 源码详细地、完整地为设计建立模型、定义设计中寄存器结构和数目...转载 2019-09-02 15:14:35 · 398 阅读 · 0 评论 -
Tcl与Design Compiler 11——综合后处理
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner概述 前面也讲了一些综合后的需要进行的一些工作,这里就集中讲一下DC完成综合了,产生了一些文件,我们就要查看它生成的网表和信息,下面就来介绍DC综合完成之后要进行哪些工作: ...转载 2019-09-04 10:37:02 · 722 阅读 · 0 评论 -
Tcl与Design Compiler 10——其他的时序约束选项(二)
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner前面介绍的设计都不算很复杂,都是使用时钟的默认行为作为电路的约束,都存在有路径给你约束,即信号的变化要在一个时钟周期内完成,并达到稳定值,以满足寄存器的建立和保持的要求。此外进行可测性设计(design for test...转载 2019-09-04 10:16:40 · 294 阅读 · 0 评论 -
Tcl与Design Compiler 09——其他的时序约束选项(一)
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 之前讲了基本的时序路径约束,现在我们来看一下其他的约束,然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型,但是可以通过实战来了解其他的约束。本文的具体内容是: ·多时钟同步约束 ...转载 2019-09-04 09:35:35 · 260 阅读 · 0 评论 -
Tcl与Design Compiler 08——综合后的形式验证
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 这里来讲一下formality的使用,貌似跟tcl和DC没有很强的联系;然而说没有联系,也是不正确的。在综合完成之后,可以进行形式验证。此外这里不是专门讲解formality的使用的,因此只会简单地实践一下它的用法。...转载 2019-09-04 09:32:19 · 244 阅读 · 0 评论 -
Tcl与Design Compiler 07——DC的逻辑综合与优化
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 对进行时序路径、工作环境、设计规则等进行约束完成之后,DC就可以进行综合、优化时序了,DC的优化步骤将在下面进行讲解。然而,当普通模式下不能进行优化的,就需要我们进行编写脚本来改进DC的优化来达到时序要求。理论部分以...转载 2019-09-04 09:29:23 · 1141 阅读 · 2 评论 -
Tcl与Design Compiler 06——环境、设计规则和面积约束
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner本文的主要内容是讲解(约束针对的是逻辑综合下的约束,而实战部分则是在DC的拓扑模式下进行): ·环境属性的约束 ·设计规则的约束 ·面积的约束 ·实战(部分)环境属性的约束1、工作环境属...转载 2019-09-04 09:27:38 · 263 阅读 · 0 评论 -
Tcl与Design Compiler 05——基本的时序路径约束
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 时序约束可以很复杂,这里我们先介绍基本的时序路径约束,复杂的时序约束我们将在后面进行介绍。在本节的主要内容如下所示: ·时序路径和关键路径的介绍 ·建立时间、保持时间简述 ·时钟的约束(...转载 2019-09-03 22:33:02 · 262 阅读 · 0 评论 -
Tcl与Design Compiler 04——综合库(时序库)和DC的设计对象
转载出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 前面一直说到综合库/工艺库这些东西,现在就来讲讲讲综合库里面有什么东西,同时也讲讲synopsys的Design Ware库。主要内容分为三个部分:标准单元库、DC的设计对象、Design Ware库。(1)标准单元库 绝大多数的数字设计流程都是基于...转载 2019-09-02 20:45:43 · 692 阅读 · 0 评论 -
Tcl与Design Compiler 03 ——DC启动环境的设置
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner主要内容有: ·启动环境的概述 ·路径变量的定义与解释 ·库的指定与解释(1)启动环境配置简述 我们按照前面的基本流程使用DC进行设置,但是这里主要使用的是脚本,因此不能一条一条命令进行演示其效果。在启...转载 2019-09-02 15:21:32 · 223 阅读 · 1 评论 -
Tcl与Design Compiler 01 ——DC综合与Tcl语法结构概述
转载自 http://www.cnblogs.com/IClearner/ ,作者:IC_learner 转载 http://www.cnblogs.com/IClearner/ ,作者:IC_learner1、逻辑综合的概述synthesis = translation + logic optimization + gate mapping .DC工作流程...转载 2019-09-02 11:13:10 · 390 阅读 · 0 评论 -
Tcl与Design Compiler 12——Design Compliler中常用到的命令(示例)总结
本文如果有错,欢迎留言更正;此外,转载请标明出处 http://www.cnblogs.com/IClearner/ ,作者:IC_learner本文将描述在Design Compliler中常用到的命令,这些命令按照流程的顺序进行嵌套讲解,主要是列举例子;大概的讲解布局如下所示: 大概有11个部分,下面我们逐个部分...转载 2019-09-04 10:39:01 · 1674 阅读 · 0 评论