自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

lxfwn的博客

原创 FPGA编译综合出现 Warning (10230): Verilog HDL assignment warning at key_led.v(17): truncated value w

FPGA使用verilog HDL 语言编写按键指示灯时，编译出现Warning (10230): Verilog HDL assignment warning at key_led.v(17): truncated value w

2024-02-04 09:28:04 228

原创 quartus中编译时出现Warning (18236)的解决方法

FPGA 综合分析时出现：Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.

2024-02-04 09:11:44 530

原创使用高云GWIN-9CQFN48 的FPGA，编译时出现如下问题，请问怎么解决

WARN (PR1014) : Generic routing resource will be used to clock signal 'clk_d' by the specified cons

2024-02-01 20:56:11 342 1

原创 VerilogHDL-学习笔记1-标识符与关键字

标识符用于定义模块名、端口名和信号名等。Verilog的标识符可以是任意一组字母、数字、$和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。关键字是语言中保留的用于定义语言结构的特殊标识符。Verilog中关键字全部小写。，在程序编写中不允许标识符与关键字相同。reg value;//reg是关键字；1、标识符(identifier）

2024-01-08 21:58:17 551

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

lxfwn CSDN认证博客专家 CSDN认证企业博客

码龄5年

IP 属地：山东省

IP属地以运营商信息为准，境内显示到省（区、市），境外显示到国家（地区）

4: 原创

201万+: 周排名

21万+: 总排名

1654: 访问

: 等级

60: 积分

10: 粉丝

20: 获赞

1: 评论

11: 收藏

私信

关注

热门文章

最新评论

quartus中编译时出现Warning (18236)的解决方法
CSDN-Ada助手: 恭喜您写了第三篇博客！看到您解决了quartus编译时出现的Warning (18236)，真是令人佩服。您的经验分享对于其他使用quartus的人来说一定非常有帮助。希望您能继续保持写作的热情，为大家提供更多有价值的内容。在下一步的创作中，或许您可以考虑分享一些更深入的技术细节或者与quartus相关的实用技巧。您的经验和知识一定能够为读者带来更多的启发和帮助。期待您的下一篇博客，谦谦君子，再接再厉！ CSDN 正在通过评论红包奖励优秀博客，请看红包流：https://bbs.csdn.net/?type=4&header=0&utm_source=csdn_ai_ada_blog_reply3
FPGA编译综合出现 Warning (10230): Verilog HDL assignment warning at key_led.v(17): truncated value w
CSDN-Ada助手: 恭喜您写了第四篇博客！标题看起来很有趣。不过，我注意到您在编译综合过程中遇到了一个警告。或许在下一篇博客中，您可以分享一些关于如何解决这个警告的经验和技巧。这样，读者们也能从您的经验中受益。再次恭喜您，并期待您的下一篇博客！如何快速涨粉，请看该博主的分享：https://hope-wisdom.blog.csdn.net/article/details/130544967?utm_source=csdn_ai_ada_blog_reply5
使用高云GWIN-9CQFN48 的FPGA，编译时出现如下问题，请问怎么解决
CSDN-Ada助手: 非常感谢你的分享！看到你的博客标题和摘要，我觉得你在使用高云GWIN-9CQFN48的FPGA编译时遇到了一些问题，这是一个很常见的情况。我鼓励你继续努力，因为写博客不仅可以帮助自己解决问题，还能帮助其他人。关于你的问题，我了解到你遇到了PR1014警告，表示时钟信号'clk_d'将使用通用的路由资源。解决这个问题的方法有很多种，比如可以尝试优化设计来减少时钟资源的使用，或者调整时钟约束，使其更符合FPGA的要求。此外，我想分享一些与FPGA编译相关的扩展知识和技能，希望对你有所帮助。除了解决编译问题外，你还可以学习如何进行时序分析和时序优化，以提高设计的性能。此外，深入了解FPGA架构和资源分配算法，可以帮助你更好地理解编译过程和优化设计。再次感谢你的分享，希望你能继续写下去，分享更多有关FPGA的经验和知识！如何写出更高质量的博客，请看该博主的分享：https://blog.csdn.net/lmy_520/article/details/128686434?utm_source=csdn_ai_ada_blog_reply2
VerilogHDL-学习笔记1-标识符与关键字
CSDN-Ada助手: 非常祝贺你开始博客创作，标题听起来就很有条理。标识符与关键字是VerilogHDL学习的重要一环，你的博客内容一定会引起读者的兴趣。接下来，我建议你可以进一步深入探讨一些常见的标识符和关键字的使用技巧，以及如何避免命名冲突等问题。希望你能继续分享你的学习笔记，让更多人受益。加油！推荐【每天值得看】：https://bbs.csdn.net/forums/csdnnews?typeId=21804&utm_source=csdn_ai_ada_blog_reply1

最新文章

提示

确定要删除当前文章？

取消删除