74138

原创 Docker的个人理解

我认为docker其实就是个虚拟机，只不过和vmware有不同，docker包含的内容很少，比如装系统用的ubuntu的镜像1+G，而ubuntu的docker只有不到100M，比如ubuntu安装好了之后直接可以apt-get install vim 来安装vim，可是在docker里面就没有，就像单片机的最小系统，比如你想弄个什么东西，你需要完全把外围电路自己设计好，没有现成的可用。 解释一下我理解的仓库，镜像，容器三者的关系。先说仓库，仓库仓库，不就是仓库嘛，日常生活中的...

原创 新的开始，新的征程，新的环境，新的目标，新的老师，还有旧的我

今天的天气不错，就是有点冷，可能我穿的有点少。秋天到了，我还是比较喜欢这种四季分明的地方。每个阶段是不一样的景象。现在很多叶子黄了，感觉香山估计会很多人，但是也就这一整子，在过一段时间，风就该把叶子都吹掉了，迎来光秃秃的冬天。 离上一次写已经七个多月了，当初注册开始还是大创老师要求我们做的，后来他也不要求了，也就不写了。 现在要准备开始研究生生活了，又到了一个新的阶段，开始学习5G...

原创 DDS

2048关于dds的程序设计结果：通过按键控制频率字增加减少（长按不会一直加，只会加一次）目标：从、输入频率固定，实现可随意改变的输出频率思想：首先有一个正弦表，通过走完正弦表的时间来控制频率，即改变步长，通过两个按键，来控制步长的增加与减少，达到实现任意频率。设计流程：总模块——小模块小模块包括：去抖、rom表、复位、控制频率字去抖：设置一个小时间T，然后...

原创 计数器、ROM和DDS

module cnt_incr(  CLK   ,   // clock  INCR  ,   // counter increase value   CNTVAL);  // counter valueinput CLK;input  [7-1:0] INCR; //amplitudeoutput [7-1:0] CNTVAL;reg [7-1:0] CNTVAL;always @ (posed...

原创 多周期移位寄存器

前一段时间因为比较烦躁，对这个的理解不够，导致盲目瞎做，出了很多问题，就一直没有接着往下做，今天仔细想来一下发现其实很简单代码如下//////////////////// time  /////////////////////////module sysclk(  CLK   ,   // clock  OV    );  // overflowinput CLK;output OV;parame...

原创 时间基准电路和带使能的多周期计数器

module conter(  CLK   ,  //xia jiang yan   //CNTVAL, // 输出的计数值信号  OV    );// 计数溢出信号，计数值为最大值时该信号为1input CLK   ;//output [30:0] CNTVAL;output OV;   //reg [30:0] CNTVAL ;integer  CNTVAL=0, a=0;reg OV;// ...

原创 计数器 波形仿真 signaltap

计数器代码 与74161不同，不用其他的管脚，只要计数哦那个计数功能就好。所以可以把2个使能端，同步/异步清零端，数据段都去掉，只留下时钟端。还有输出数据段和溢出端。计数器代码如下module conter(  CLK   ,  //xia jiang yan      CNTVAL, // 输出的计数值信号  OV    );// 计数溢出信号，计数值为最大值时该信号为1input CLK   ...

原创 FPGA 实验 项目创建、编译和下载

新建一个工程  芯片选择Cyclone的然后就是finish。然后添加器件然后就是确定引脚Assignments——Pin Planner双击两下Node Name 然后添加引脚 对应手册添加后就会出来两个引脚，燃火编译，下载。编译下载先看设备管理器有没有安装好驱动有这个正确。如果没有，点右键，更新，到安装目录下的drivers里的usb-blaster。然后就ok下载时点 Hardware Se...

原创 2位与四位数据选择器仿真

今天天气好好二位数据选择器代码如下:module xuanze( IN0, IN1, SEL, OUT ); parameter WL=16; input [WL-1:0] IN0; input [WL-1:0] IN1; input  SEL; output [WL-1:0] OUT; reg [WL-1:0] OUT; always@(IN0 or IN1 or SEL) begin ...

原创 用74161实现12进制与20进制

今天天气很不好，想起了我家那里，高三下午自习，有次外面突然开始刮气起大风，然后我就看着天空一点一点变黄，满天的沙尘，我们那里叫沙城可能就是由此而来的 吧，不过现在治理的沙尘暴已经近乎绝迹了，欢迎大家到我的家乡做客。我家那里的红酒还是不错的。还可以泡温泉。开始正题。用74161实现不同的进制。首先看下74161，ABCD称作数据段，对于初学者总是认为输入端（我就是），这个是给定的数值，比如1100，...

原创 两个74138拼接 4-16译码器

原创 74161

第二篇，74161计数器。2018.3.24  今天天气不错。。。和74138步骤完全一样，只不过换了一个。如图上网找了关于74161的引脚设置，如图：由于没有学习过计数器，对其中的只是不特别了解。接下来就是仿真，和74138的步骤完全一样。仿真结果如图所示。...

原创 用quartes 仿真74138译码器

第一次写博客  第一次FPGA仿真废话不多说，直接开始。安装完之后有两个，一个32，一个64，当初觉得64比较好，选了64新建第一个工程file ---new project--文件路径，工程名字，什么插件，选芯片，finish   结束了新建文件 然后就是很多网格，点两下，出来往里面添加什么东西，在这个目录下找到74138，然后ok，选择一个区域放74138.。然后添加INPUT和output，...