时间基准电路和带使能的多周期计数器

最新推荐文章于 2022-04-16 13:57:28 发布
最新推荐文章于 2022-04-16 13:57:28 发布
阅读量378 收藏
点赞数
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ly18810878325/article/details/80033835
版权


module conter(

  CLK   ,  //xia jiang yan 
  //CNTVAL, // 输出的计数值信号
  OV    );// 计数溢出信号，计数值为最大值时该信号为1




input CLK   ;
//output [30:0] CNTVAL;
output OV;   




//reg [30:0] CNTVAL ;
integer  CNTVAL=0, a=0;
reg OV;
// 电路编译参数，最大计数值
parameter CNT_MAX_VAL = 5;




always @(posedge CLK) begin
if(CNTVAL < CNT_MAX_VAL)
begin // 未计数到最大值， 下一值加1
          CNTVAL = CNTVAL + 1;
          a=0;
          end
        else
        begin// 计数到最大值，下一计数值为0
          CNTVAL = 0;
          a=1;
          end
end








// 组合逻辑，生成OV
always @ (CLK) begin
  if(a) 
    OV = 1;
  else
    OV = 0;
end






endmodule





实现0.0---9.9  0.1s一次  不断循环

module conter(
  CLK   ,  //xia jiang yan 
  //CNTVAL, // 输出的计数值信号
  OV    );// 计数溢出信号，计数值为最大值时该信号为1




input CLK   ;
//output [30:0] CNTVAL;
output OV;   




//reg [30:0] CNTVAL ;
integer  CNTVAL=0, a=0;
reg OV;
// 电路编译参数，最大计数值
parameter CNT_MAX_VAL = 5;




always @(posedge CLK) begin
if(CNTVAL < CNT_MAX_VAL)
begin // 未计数到最大值， 下一值加1
          CNTVAL = CNTVAL + 1;
          a=0;
          end
        else
        begin// 计数到最大值，下一计数值为0
          CNTVAL = 0;
          a=1;
          end
end








// 组合逻辑，生成OV
always @ (CLK) begin
  if(a) 
    OV = 1;
  else
    OV = 0;
end






endmodule


module enconter(
  EN    ,  //enable
  CLK   ,  //xia jiang yan 
  OUT0, // 输出的计数值信号 first
  OUT1  , //output second 
  OV    );// 计数溢出信号，计数值为最大值时该信号为1




input CLK,EN   ;
output [7:0] OUT0;
output [7:0] OUT1 ;
output OV;   




reg [3:0] CNTVAL ;
reg [7:0] OUT0 ;
reg [7:0] OUT1 ;
reg [3:0] a;
reg OV;
// 电路编译参数，最大计数值
parameter CNT_MAX_VAL = 10;




always @(posedge CLK) begin
if(EN)
begin
if(CNTVAL < CNT_MAX_VAL)
begin // 未计数到最大值， 下一值加1
          CNTVAL = CNTVAL + 1'b1;
          end
        else
        begin// 计数到最大值，下一计数值为0
          CNTVAL = 0;
          a= a+1'b1 ;
          if(a == 10) begin
a= 0 ;
//CNTVAL = 0; 
end
 //else a =4'b0000;
          end
end
//if(EN==0)
end








// 组合逻辑，生成OV
always @ (CLK) begin
  if(CNTVAL==0) 
    OV = 1;
  else
    OV = 0;
end
always @ (CLK) begin
 case(a)
4'b0000: begin OUT1 = 8'b 0100_0000;//0
        case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0001: begin OUT1 = 8'b 0111_1001;//1 
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end 
    4'b0010: begin OUT1 = 8'b 0010_0100;//2
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0011: begin OUT1 = 8'b 0011_0000;//3
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0100: begin OUT1 = 8'b 0001_1001;//4
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0101: begin OUT1 = 8'b 0001_0010;//5
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0110: begin OUT1 = 8'b 0000_0010;//6
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0111: begin OUT1 = 8'b 0111_1000;//7
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b1000: begin OUT1 = 8'b 0000_0000;//8
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b1001: begin OUT1 = 8'b 0001_0000;//9
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
endcase
end






endmodule

添加置零，暂停功能

实现不管暂停还是计数都可以清零。

像秒表一样

module conter(
  CLK   ,  //xia jiang yan 
  //CNTVAL, // 输出的计数值信号
  OV    );// 计数溢出信号，计数值为最大值时该信号为1




input CLK   ;
//output [30:0] CNTVAL;
output OV;   




//reg [30:0] CNTVAL ;
integer  CNTVAL=0, a=0;
reg OV;
// 电路编译参数，最大计数值
parameter CNT_MAX_VAL = 5;




always @(posedge CLK) begin
if(CNTVAL < CNT_MAX_VAL)
begin // 未计数到最大值， 下一值加1
          CNTVAL = CNTVAL + 1;
          a=0;
          end
        else
        begin// 计数到最大值，下一计数值为0
          CNTVAL = 0;
          a=1;
          end
end








// 组合逻辑，生成OV
always @ (CLK) begin
  if(a) 
    OV = 1;
  else
    OV = 0;
end






endmodule


module enconter(
  EN    ,  //enable
  RD  ,//set 0
  CLK   ,  //xia jiang yan 
  OUT0, // 输出的计数值信号 first
  OUT1  , //output second 
  OV    );// 计数溢出信号，计数值为最大值时该信号为1




input CLK,EN ,RD;
output [7:0] OUT0;
output [7:0] OUT1 ;
output OV;   


reg [3:0] CNTVAL ;
reg [7:0] OUT0 ;
reg [7:0] OUT1 ;
reg [3:0] a;
reg OV;
// 电路编译参数，最大计数值
parameter CNT_MAX_VAL = 10;




always @(posedge CLK) begin
if(EN)
begin



if(CNTVAL < CNT_MAX_VAL)
begin // 未计数到最大值， 下一值加1
          CNTVAL = CNTVAL + 1'b1;
          end
        else
        begin// 计数到最大值，下一计数值为0
          CNTVAL = 0;
          a= a+1'b1 ;
          if(a == 10) begin
a= 0 ;
//CNTVAL = 0; 
end
 //else a =4'b0000;
          end
          
        if(RD)
begin 
a=4'b0000;
CNTVAL=4'b0000;
end

end
end








// 组合逻辑，生成OV
always @ (CLK) begin
  if(CNTVAL==0) 
    OV = 1;
  else
    OV = 0;
end
always @ (CLK) begin
 case(a)
4'b0000: begin OUT1 = 8'b 0100_0000;//0
        case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0001: begin OUT1 = 8'b 0111_1001;//1 
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end 
    4'b0010: begin OUT1 = 8'b 0010_0100;//2
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0011: begin OUT1 = 8'b 0011_0000;//3
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0100: begin OUT1 = 8'b 0001_1001;//4
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0101: begin OUT1 = 8'b 0001_0010;//5
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0110: begin OUT1 = 8'b 0000_0010;//6
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b0111: begin OUT1 = 8'b 0111_1000;//7
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b1000: begin OUT1 = 8'b 0000_0000;//8
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
4'b1001: begin OUT1 = 8'b 0001_0000;//9
case(CNTVAL)
4'b0000: OUT0 = 8'b 1100_0000;//0
4'b0001: OUT0 = 8'b 1111_1001;//1  0 bright 
4'b0010: OUT0 = 8'b 1010_0100;//2
4'b0011: OUT0 = 8'b 1011_0000;//3
4'b0100: OUT0 = 8'b 1001_1001;//4
4'b0101: OUT0 = 8'b 1001_0010;//5
4'b0110: OUT0 = 8'b 1000_0010;//6
4'b0111: OUT0 = 8'b 1111_1000;//7
4'b1000: OUT0 = 8'b 1000_0000;//8
4'b1001: OUT0 = 8'b 1001_0000;//9
//4'b1010: OUT = 8'b 1000_1000;//A
//4'b1011: OUT = 8'b 1000_0011;//B
//4'b1100: OUT = 8'b 1010_0111;//c
//4'b1101: OUT = 8'b 1010_0001;//d
//4'b1110: OUT = 8'b 1000_0110;//e
//4'b1111: OUT = 8'b 1000_1110;//f 
endcase
end
endcase
end
//always @ (CLK) begin
//if(RD)
begin 
//OUT1 = 8'b 0100_0000;
//OUT0 = 8'b 1100_0000;
//end
//end
//always @ (CLK) begin
//if(P==0)
// EN=0;
//end




endmodule

#通信小菜#
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA实验4： 时间基准电路和带使能的多周期计数器
Sep_Young的博客
11-19 553
说明： 实验一：设计时间基准电路和带使能的多周期计数器，要求后级计数器的计数范围改为0-15，再将计数器的0-15计数值经过译码，在DE0 的 HEX LED上显示成0-9-A-F的十六 进制数 1、 例化的子模块代码// 时间基准计数器 module cnt_sync( CLK , // clock CNTVAL, // counter value OV ); /
IA32周期计数器
weixin_33713350的博客
06-19 106
IA32处理器包含一个运行在时针周期级的计时器，这个计时器是一个特殊的寄存器，每个时钟周期它都会加1。IA32并提供特殊的指令读取该计时器，利用该计时器，可以很容易的计算出CPU的时钟周期(频率)。 程序如下：#include &lt;windows.h&gt;//#include &lt;stdlib.h&gt;#include &lt;stdio.h&gt;static unsigned cy...
实验四：时间基准电路 和 带使能的多周期计数器
wyh135792的博客
11-28 406
时间基准电路与带使能的多周期计数器仿真module cnt_sync(CLK,CNTVAL,OV ); input CLK; output [31:0] CNTVAL; output OV; parameter MAX_VAL = 25_000_000; reg [31:0] CNTVAL; reg OV; always @ (posedge CLK) begin if(CNTVAL >= M
时间计数器
hulpmi的博客
03-15 1129
timeit.Timer( '[item for sublist in l for item in sublist]', 'l=[[1, 2, 3], [4, 5, 6, 7, 8], [1, 2, 3, 4, 5, 6, 7]] * 10' ).timeit()
50个典型电路设计思路.doc
01-11
图2三位数字显示电容测试表电路图该电容表电路由基准脉冲发生器、待测电容容量时间转换器、闸门控制器、译码器和显示器等部分组成。 待测电容容量时间转换器把所测电容的容量转换成与其容量值成正比的单稳时间td。...
基于VHDL语言的定时时基校正电路设计
12-13
在定时电路中，合适而准确的时钟脉冲基准信号极其重要，一般用晶振作为基准信号。但晶体产品因制造的不一致性，或者恶劣的环境干扰(如高温高压等)，会带来晶振时基有别，如果电路设计中没有加以考虑，同类电路产品...
单片机频率计数器课程设计.doc
02-27
加1计数器用作定时器时，每个机器周期加1，这样以机器周期 为基准可以用来测量时间间隔。定时/计数器用作计数器时，在相应的外部方波从1到0的 跳变时计数器加1，这样在计数闸门的控制下可以测量待测信号的频率。定时...
全国大学生电子设计竞赛-简易多功能计数.doc
最新发布
12-18
6. **温度模块和时钟模块**：可能用于提供环境参数或时间基准，增强系统的实用性和多功能性。 7. **键盘和显示模块**：用户通过键盘输入指令，液晶显示模块则展示测量结果和其他相关信息。 系统流程图展示了从信号...
单片机实验三报告定时计数器实验.doc
10-10
当脉冲源为系统时钟（等间隔脉冲序列）时，由于计数脉冲为一-时间基准，脉冲数乘以计数脉冲周期（系统周期或 12 倍系统周期）就是定时时间。即当系统时钟确定时，计数器的计数值就确定了时间。 六、计数功能： 当...
FPGA实验四——时间基准电路和带使能的多周期计数器
sinat_28930811的博客
11-27 525
1. 设计时钟基准电路和带使能的多周期计数器本质上是两级计数器级联的电路结构——第一级计数器为时钟基准电路，生成时钟基准信号；第二级为多周期计数器用时钟基准信号作为计数使能进行计数；
FPGA设计时间基准电路和带使能的多周期计数器
sinat_29862967的博客
12-08 636
FPGA设计时间基准电路和带使能的多周期计数器 • 设计时间基准电路和带使能的多周期计数器 • 时间基准电路生成同步时间基准信号 • 多周期计数器对时间基准信号进行计数 • 本质上是一个两级计数器级联的的电路结构 ——>第一级计数器生成时间基准信号 ——>第二级计数器用时间基准信号作为计数使能 整个设计的原理图前面对系统时钟50Mhz进行分频的时间基
带你学习《深入理解计算机系统》程序性能优化探讨（1）——周期计数器与循环展开
u013471946的专栏
10-21 1545
周期计数器与循环展开
Exams/review2015 count1k_HDLbits(详解) 周期计数器典例
NJUzzf98的博客
04-16 449
10行搞定1000周期计数器
[FPGA]时间基准电路、SignalTap分段触发采集与0.0s至9.9s计时秒表设计
Pluto_24的博客
07-10 547
0.0s至9.9s计时的秒表设计 文章目录0.0s至9.9s计时的秒表设计基础：时间基准电路时间基准电路为基础的0至9计数器内部结构仿真SignalTap观测、分段触发采集计时0.0至9.9秒表顶层设计原理图带使能的计数器设计使能复位暂停代码管脚分配Verilog整体代码 基础：时间基准电路 定时发出一个窄脉冲的电路 时序 每T时间，生成一个宽度为P时间的脉冲 电路的工作时钟的周期为P 使用一个计数器可以实现该时序 本质上是一个两级计数器级联的的电路结构，第一级计数器生成时间基准信号，第二级计数
Verilog RTL 新手代码设计 （计数器、状态机、移位寄存器）
Python_banana的博客
11-11 4177
9.计数器 首先编写Verilog代码如下： //////////////////// 计数器代码 ///////////////////////// module top( RST , // 异步复位， 高有效 CLK , // 时钟，上升沿有效 EN , // 输入的计数使能，高有效 CLR , // 输入的清零信号，高有效 LOAD , // 输入...
FPGA入门实验
m0_58790779的博客
07-13 1928
一、FPGA 实验 项目创建、编译和下载 学生实验 • 仿照本实验，请完成以下任务 – 用1个拨码开关控制所有的LED灯亮灭 二、FPGA 实验 译码器组合逻辑 • 1、放置2个2-4译码器模块，则总共有2组SW， 每组2个，2组LED，每组4个，每组SW分别控 制其对应的LED组。 • 2、参照代码，设计一个3-8译码器，完成类似 的拨码开关实验。注意代码中的信号宽度设定。 • 3、自行查阅手册中的7段译码器管脚对应关系， 用4个拨码开关控制一个...
作业01——Verilog RTL代码新手上路教程
weixin_49480182的博客
05-29 3085
学生实验
用Verilog HDL语言设计系统， 2用50MHz为基准，实现10MHz的方波电路。 3要求输出信号的占空比可在输入信号控制下，在0. 4, 0. 6两种情况间切换，并可以用数码管HEX实时显示输出的占空比。(占空比是高电平在一个周期之内所占的时间比率)。
06-10
方波电路是由一个计数器和一个比较器构成的，计数器的计数频率为基准频率，比较器将计数器的输出与一个固定的阈值比较，产生一个方波输出信号。在Verilog HDL语言中，我们可以通过模块化设计实现方波电路。 以下是...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值