Allego自学第二天

解决昨天的问题：
1、修改完元件part后更新，Design->update cache
2、allego本身具有常用电阻、电容等元件的图，这些元件库在软件安装目录下。我的电脑上：G/Cadence/Cadence/Cadence_SPB_17.4-2019/tools/capture/library/就可以找到常用的库，常用电阻、电容等元件在Discrete.olb中画元件时不显示引脚号操作，在放置元件的时候设置好。还如果画完后不想显示引脚号或者引脚名称，可以双击屏幕空白区域，就会在屏幕右边出现下图未解决的问题（已经解决）：
1、当元件引脚过多时，可以建一个EXCEL文件，但是我没有找到。
哈哈哈哈，经过一个中午的休息我终于知道怎么在17.4中用excel表格来设置引脚了；
选择全部引脚，鼠标右击选中Edit Pins，选中表格中的所有内容，然后复制到一个excel表格中；使用solid convert软件将datasheet转为word的形式，复制里面的引脚名称，再把他复制到从allego导出的表格中，替换pin name即可，检查引脚名称是否和引脚顺序一致。无误后将整个excel表格中的内容复制到allego中，点击ok，即可完成。
2.作图过程中发现有元件画错了，双击该元件，选择Edit part 进行修改，然后右击红线圈起来的地方，选择close，
选择update Current可更新选择出的一个元件，update all可对所有原理图中的同一元件进行更新。
今天学习笔记记录：
1、同一page中进行连线，元件过多时可以使用Net Alias（网络标签）进行电气连接，注意：网络标号仅限于同一界面（同一个原理图）
2.元件不在同一page，但是需要电气连接，需要使用Off Page Connector
3.放置总线时，如果一个一个的放置会很慢，可以放置完一个之后，按F4放置，除了按F4，也可按住ctrl键直接往下拖动鼠标，标号可自动加1.
4.在原理图中显示元件封装：
选中元件双击鼠标左键，在Pcb footprint上右击，选择Display，选择value only，再进行保存即可显示元件封装。
以上操作仅仅是对一个元件的封装进行显示，如果我们需要全局操作。ctrl加A选中所有元件双击任意元件，横向显示，在第一列的pcb footpoint上右击Display选中only value，更改即可。5、修改原理图大小，在原理图上右击选择Schematic Page Properties，即可出现下图今天的成果，比昨天好看了一些。嘻嘻嘻