allego自学第三天

学会了就很快。
第二张搞定
第三张完成，吃饭饭了。
最后一张完工了。
设计完成后需要进行DRC检查，选中.dsn文件然后点击菜单栏上面的PCB->Design Rules Check。
接下来可以利用导入网络表的方式，在pads laylout上进行PCB绘制。
导网表的步骤：
1导入Allego中：点击.sn文件，选择tools-》create netlists
点击确定在文件目录下就会出现一个名为Allego的将文件夹，打开找到.log文件，使用记事本打开，即可查看
2、生成第三方网表：tools->creat netlists，然后选择other
上图显示的是生成PADS layout的网表。然后在pads layout中导入即可。