Jkcia的博客

1.使用原理图进行顶层设计1).首先设计好两个模块文件，在导航窗口Files下显示了已经设计好的文件2).分别选中每个文件，右键创建为元件3).创建块设计文件4).空白处右键insert或者单击箭头所指图标，也可以直接在空白处双击左键，调出元件库。自己创建的元件默认在project下显示。选中元件，确定。5).光标放在引脚末端会自动变为连线模式，按住左键拖动到下一个连接点松开，...

创建工程就不说了，直接从添加工程文件开始点击+号添加设计文件点击+号或者下方的create file文件类型为VHDL重复添加多个文件，finish编辑VHDL代码写了一个简单的逻辑门代码，注意语法，实体端口定义的最后一个端口没有分号。设置显示匹配内容列表关键字可以显示匹配列表，但是自定义的端口不会显示，这个没有quartus方便综合设计文件按F11或图中按钮，...

运行时间设置在窗口的最上方的三个按钮，如下图所示时间测量鼠标左键单击起点位置，然后按住Shift再点击下一位置即可在下方看到时间宽度

在使用vivado时编代码时，默认的白色背景主题很不利于长时间观看，可以通过settings更改代码主题风格，因为没有专用的主题包可以使用，只能参考代码界流行的主题风格逐一进行设置，例如参考notepad++中的主题，我是参考CCS中的主题进行设置。【1】打开设置settings，将字体改为微软雅黑等宽字体，大小20，将背景修改为黑色，前景修改为白色，其他按图片进行修改，颜色都是下拉菜单中的参考...