vivado2018【工程的建立以及原理图设计方法】

最新推荐文章于 2024-06-03 23:34:34 发布

Jakcia

最新推荐文章于 2024-06-03 23:34:34 发布

阅读量1.4w

点赞数 15

分类专栏： EDA工具文章标签： vivado blockdesign EDA

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/m0_37652453/article/details/90313540

版权

EDA工具专栏收录该内容

4 篇文章 0 订阅

订阅专栏

创建工程就不说了，直接从添加工程文件开始

点击+号

在这里插入图片描述

添加设计文件

在这里插入图片描述

点击+号或者下方的create file

在这里插入图片描述

文件类型为VHDL

在这里插入图片描述

重复添加多个文件，finish

在这里插入图片描述

编辑VHDL代码

写了一个简单的逻辑门代码，注意语法，实体端口定义的最后一个端口没有分号。
在这里插入图片描述

设置显示匹配内容列表

关键字可以显示匹配列表，但是自定义的端口不会显示，这个没有quartus方便
在这里插入图片描述

综合设计文件

按F11或图中按钮，等待一段时间弹出completed窗口，勾选查看报告选项，点击确定
在这里插入图片描述
源文件设计好就可以设计原理图了

创建块设计

在这里插入图片描述

命名文件，确定

在这里插入图片描述

将VHDL文件生成模型块

在源中选择之前的VHDL文件，右键生成模型并自动添加到块设计中
在这里插入图片描述

可以修改背景色

在这里插入图片描述

原理图布线

相比较quartus而言，vivado的原理图设计显得很不方便，或许是太智能了吧，连好的线没办法手动调整，对于强迫症患者来说太不友好了。
在这里插入图片描述

验证设计validate design

根据弹窗提示验证成功与否

输出顶层设计文件

右键，选择generate output products ，弹窗点击“generate”将原理图文件输出为vhd书写的顶层文件
在这里插入图片描述

可以看到层次结构发生了变化，打开生成的vhd顶层文件，可以看到为read only模式

在这里插入图片描述

生成HDL顶层文件

查看生成的vhd文件就知道这一步和上一步的区别了
在这里插入图片描述

可以看出，这里讲将块设计的封装为一个元件，只留出了输入输出引脚。所以上一步是用vhdl完成各模块的连接，也就是块设计的代码实现。

接下来就可以添加仿真文件对封装好的元件进行测试了

END

关注

15
点赞
踩
89

收藏

觉得还不错? 一键收藏
5
评论
vivado2018【工程的建立以及原理图设计方法】

创建工程就不说了，直接从添加工程文件开始点击+号添加设计文件点击+号或者下方的create file文件类型为VHDL重复添加多个文件，finish编辑VHDL代码写了一个简单的逻辑门代码，注意语法，实体端口定义的最后一个端口没有分号。设置显示匹配内容列表关键字可以显示匹配列表，但是自定义的端口不会显示，这个没有quartus方便综合设计文件按F11或图中按钮，...
复制链接

扫一扫

专栏目录

评论 5

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。