自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(20)
  • 资源 (6)
  • 收藏
  • 关注

原创 国产安路FPGA 替代

安路FPGA选型、交流探讨。

2022-08-25 13:49:53 410 1

原创 Matlab:矩阵分解

矩阵分解矩阵分解1、对称正定矩阵的三角分解-Cholesky矩阵分解1、矩阵分解(decomposition, factorization)是将矩阵拆解为数个矩阵的乘积,可分为三角分解、满秩分解、QR分解,Jordan分解和SVD(奇异值)分解等。2、常见的有三种:三角分解法(Triangular Factorization),QR分解法(QR Factorization), 奇异值分解法(Singular Value Decomposition)。chol : 矩阵Cholsky分解cholin

2021-11-24 15:16:46 3183

原创 DDR详解

DDR3 详解1、DDR介绍1、DDR介绍区分SDRAM和SRAM:1、SDRAM(Synchronous Dynamic Random Access Memory):同步动态随机存储。2、SRAM(static RAM)

2021-11-22 22:28:48 3908

原创 Matlab : 矩阵分析和处理

矩阵分析和处理6、 矩阵的特征值和向量<Matlab 科学计算学习笔记>6、 矩阵的特征值和向量计算矩阵A的特征值和特征向量的函数是eig(A)和eigs(A):1、E = eig(A) :求矩阵A的

2021-11-22 21:41:28 1068

原创 FPGA时序分析和约束1-FPGA的基本原理

FPGA的基本原理1、FPGA基本结构1、FPGA基本结构FPGA :Field Programmable Gate Array(现场可编程门阵列)。1.1 现场可编程通过JTAG,AS,PS等方式,可以对器件进行现场编程,实现特定的功能。1.2、门能够实现基本逻辑关系的电路称为门。最基本的逻辑门是与门、或门和非门。1.3、门阵列把能够实现基本逻辑关系的电路按照阵列的形式排布。...

2021-10-11 07:54:31 150

原创 PCI Express 协议基础

PCI Express协议基础1、PCIe 概览1.1、PCIe 特性1、PCIe 概览1.1、PCIe 特性1、PCIe(Peripheral Component Interconnect Express):高速外部设备互连。2、全双工点对点的串行连接,独立的发送和接收端。3、链路宽度:X1,X2,X4,X8,X12,X16,X32.4、链路速率: 2.5, 5.0, 8.0, 16.0, 32.0GT/S...

2021-10-09 07:44:35 536

原创 矩阵分析和处理

矩阵分析和处理1、矩阵的逆2、方阵的行列式1、矩阵的逆<Matlab 科学计算->学习笔记>在matlab 中,求方阵 A的逆矩阵可以使用函数inv(A)。假设原线性方程组为:Ax = b;则 x = A^-1 * b例子:用求逆矩阵的方式来求解线性方程组x + 2y + 3z = 5x + 4y + 9z = -2x + 8y + 27z = 6解析:A = [1 2 3; 1 4 9; 1 8 27];b = [5;-2;6];X = inv(A)*b

2021-09-25 22:50:03 166

原创 ZYNQ-Hello World

ZYNQ Hello World1、创建工程1.1、配置存储路径1.2、工程类型选择1.3、选择芯片型号1.4、工程创建完成2、添加Block Design2.1、添加zynq processing System1、创建工程1.1、配置存储路径1.2、工程类型选择1.3、选择芯片型号1.4、工程创建完成2、添加Block Design2.1、添加zynq processing System...

2021-09-25 22:37:34 146

原创 Matlab 向量的处理

Maltab 处理向量1、向量2、向量共线和共面的判断3、向量方向余弦的计算4、向量的内积5、向量的夹角6、两点之间的距离<Matlab 科学计算->学习笔记>1、向量向量:对相似数据项的集合进行分组的最简单方式,向量是数据的一维分组。元素:向量中放入数据项通常称为元素。向量的创建:1、直接输入数据,比如创建行向量>> A = [1,2,3,4]A = 1 2 3 42、使用冒号的方式(起始值:增量:结束值)>&

2021-09-14 23:07:16 3343

原创 Xlinx ILA 使用

Xilinx ILA 使用教程1、调试代码(点灯程序)2、ILA IP 创建以及使用2.1、添加ILA IP2.2、ILA IP 官方文档的查看2.3、ILA 界面简介2.3.1、General Options 界面2.3.2、Probe_ Ports 界面1、调试代码(点灯程序)module led_top(sys_clk, sys_rst_n, led); input sys_clk; // 系统时钟100MHz input

2021-09-13 23:20:05 2423

原创 从零开始学习system verilog-数据类型-1

从零开始学习system verilog-数据类型-11、值集1.1、逻辑值2、内建数据类型2.1、逻辑类型(logic)2.2、双状态数据类型1、值集1.1、逻辑值system verilog 值集由以下4个基本值组成:1、0->代表逻辑0或者假条件。2、1->代表逻辑1或者真条件。3、x->代表未知逻辑。4、z->代表高阻态2、内建数据类型2.1、逻辑类型(logic)verilog中所有的语法知识在sv中都是兼容的。logic是一个四状态数据类型(四值

2021-09-12 22:50:37 536

原创 基于FPGA的IIC程序设计

基于FPGA的IIC程序设计目录1 实现功能2 模块设计2.1 顶层设计2.2 顶层架构2.3 IIC驱动模块2.3.1 AT24C16单字节读写流程2.4 IIC数据产生模块2.5 时钟倍频模块2.6 UART FIFO模块2.7 UART 发送模块2.7.1 UART 发送模块状态转移图2.8 UART桥接模块测试结果代码下载连接1 实现功能1、编写基于verilog的IIC驱动模块,实现对IIC协议器件的通用读写测试功能,并通过串口调试助手显示从IIC器件中读取出来的数据。2、本代码测试流程:

2020-11-01 15:39:24 1808

原创 NIOS II PIO中文翻译

PIO Core

2020-11-01 15:38:43 222

原创 基于FPGA的按键消抖设计

基于FPGA的按键消抖设计目录顶层设计信号引脚FSM 状态转移图设计时序仿真波形下载链接采用软件处理按键消抖,一般5-10ms 都保持电平值不变,则认为按键按下或者恢复。顶层设计信号引脚FSM 状态转移图设计时序仿真波形下载链接基于FPGA的按键消抖代码https://download.csdn.net/download/m0_37796894/12651367...

2020-11-01 15:38:24 619

原创 基于FPGA的ADC128S022驱动设计

基于FPGA的ADC128S022驱动设计1 顶层设计2、信号引脚定义3、地址对应的adc128s022通道4 、adc_clk信号的产生4.1、参数说明4.2 adc_clk 时钟产生时序5、adc128s022 采样时序设计图6、仿真波形7、说明8、代码下载链接1 顶层设计1、测试平台:Quartus 17.12、仿真工具:Altera-Modelsim3、编写语言:Verilog2、信号引脚定义3、地址对应的adc128s022通道4 、adc_clk信号的产生4.1、参数说明

2020-11-01 15:38:06 3014 3

原创 基于FPGA的UART 设计

基于FPGA的UART设计顶层设计顶层设计// A code blockvar foo = ‘bar’

2020-11-01 15:37:35 943 2

原创 基于FPGA的曼切斯特编解码

1 曼切斯特编码原理1.1 当前时钟,输入为高,输出前半拍为高,后半拍为低。1.2 当前时钟,输入为低,输出前半拍为低,后半拍为高。1.3 manchester编码,可用其中的一个逻辑将信道归零。信道特性较好,但是需要2倍的频带带宽。2 设计例子:曼切斯特编解码时序图...

2020-11-01 15:37:21 4868 6

原创 Aurora 8B/10 V11.1 中文翻译

Aurora 8B/10B V11.1Aurora 8B/10 V11.1 中文翻译目录二级目录三级目录目录二级目录三级目录

2020-11-01 15:37:02 413

原创 Xilinx IP AXI DMA V7.1 -PG021英文文档翻译

Xilinx IP AXI DMA V7.1 -PG021英文文档翻译1、AXI DMA v7.1英文翻译2、英文文档翻译全文下载链接1、AXI DMA v7.1英文翻译2、英文文档翻译全文下载链接链接: https://download.csdn.net/download/m0_37796894/13007843....

2020-11-01 15:36:34 1249

原创 zynq系统学习-GPIO-1-XGpioPs_Config

1、 XGpioPs_ConfigXGpioPs_Config包含设备的配置信息。结构体定义typedef struct { u16 DeviceId; u32 BaseAddr; }XGpioPs_Config;参数说明:DeviceId : 设备的唯一IDBaseAddr : 寄存器基地址用法 :XGpioPs_Config GpioConfig;2、XGpioPsXGpioPs驱动程序实例数据。 要求用户为系统中的GPIO设备分配此类型的变量

2020-10-29 15:48:47 548

基于FPGA的ADC128S022驱动设计代码

1、基于FPGA的ADC128S022驱动程序(Verilog语言) 2、测试平台:Quartus17.1 仿真工具:Altera-Modelsim 3、代码已经测试过,仿真波形已经默认配置在RTL仿真中,可以直接仿真测试。

2020-10-22

Xilinx pg021_axi_dma 英文文档翻译

1、Xilinx PG021_AXI_DMA英文文档翻译。 2、AXI_DMA V7.1 LogiCORE IP Product GUide 3、提供三份文档:1、PG021官方英文文档;2、PG021 AXI DMA 中文翻译WORD版本;3、PG021 AXI DMA中文翻译PDF版本

2020-10-22

Xilinx IP PG046_Aurora_8B10B 英文文档翻译

1、Xilinx IP PG046 Aurora_8B/10B V11.1英文文档翻译 2、压缩文件包含:PG046官方英文文档、PG046中文翻译Word版本、PG046中文翻译PDF版本。

2020-10-21

基于verilog的 IIC(AT24C16)读写测试程序

1、基于IIC协议,采用verilog编写AT24C16驱动程序。 2、实现功能:在AT24C16的地址0~99之间顺序写入数据0~99,然后在读取出来,读取的数据通过串口调试助手显示出来。 3、测试平台Quartus 17.1

2020-07-28

基于FPGA 的按键消抖

1、基于FPGA的按键消抖verilog代码,采用状态机编写代码,直接移植使用。 2、里面包含按键消抖代码和仿真代码,还包含一个word设计文档(文档中对引脚信号和状态机等进行了描述)

2020-07-22

基于FPGA verilog的 UART环回测试代码

1、基于Intel FPGA,采用状态机编写UART收发模块(带FIFO) 2、代码实现功能:从串口调试助手发送任意长度、格式数据给FPGA,然后FPGA再把接收到的数据回传给串口调试助手。

2020-07-22

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除