SRAM、DRAM、SDRAM、DDR存储器的区别

SRAM

Standby（电路空闲状态）

字线（Word line）没有被选择为高电平，M5、M6没有导通。内部两个反相器构成的锁存器保持状态不变。

Reading（读状态）

假设存储内容为1，则Q点电平为高。

读取数据之前，“BL”和“BL非”都连接VDD，拉高电平。然后将字线拉高电平，M5和M6导通。由于Q处是高电平，Q非处是低电平，所以这时候BL非会被拉低，BL处会有漏电流，但是变化不大，这时通过下面的SA敏感放大电路就可以将BL和BL非两根线之间的电位差放大，由此来判定Q点的存储逻辑。

Writing（写状态）

写入的状态预先加载到位线。比如如果要写入逻辑0（即Q点为低电平）。先将BL非接VDD，拉到高电平，BL接低电平。然后M5、M6导通。位线的状态就会被加载入中间的锁存器。

读破坏

当字线WL拉高到1时间过长的时候，Q非或者Q处会从逻辑0向逻辑1变化。还不到逻辑1，但是反相器就会翻转，逻辑就会发生错误。因此WL导通时间不能过长。

为了解决读破坏的问题，在传统6T的基础上改成8T结构，将读位线和写位线分开。具体的怎么改，咱也没有查。

双稳态结构

在网上查阅的时候找到一些文章说SRAM里面是双稳态触发器来存储数据。这里双稳态触发器的说法我自己觉得是不妥当的。提到双稳态触发器，首先想到的是两个RS触发器，也就是两个或非门构成的双稳态结构。

这里具体来说，SRAM应该是通过两个交叉耦合的反相器构成的双稳态结构。其中双稳态的意思是在没有外来触发信号的作用下，电路始终处于原来的稳定状态。当外加施加信号的时候，双稳态电路从一个稳定状态翻转到另一个稳定状态。这样电路就是有两个稳定状态，所以被称作双稳态电路。

典型的双稳态电路，如RS触发器电路：

有两个稳定状态，Q可以是0态或者1态，外部输入信号消失过后，被置成的0或1态可以被保存下来。这些都和SRAM电路功能一样，因此两者都是双稳态电路。

DRAM（SDRAM）

DRAM的基本原理

1T1C结构，在读数据之前也是先对位线进行预充电，充电到二分之一VDD。然后导通晶体管。这时如果电容是逻辑1，则会向位线充电；如果电容是逻辑0，则会向位线放电，将位线电平拉低。在位线之下也有一个双端口SA敏感放大器，一端接位线，另一端接参考电压（二分之一VDD）。

读破坏

由于一旦晶体管导通，电容的状态就会被破坏。而且随着时间的流逝，电容里面的电也会掉，所以DRAM需要不断的刷新电容的状态。

DRAM阵列

中间的2D存储阵列就是1T1C结构构成的阵列。左侧输入的是字线。阵列下面是SA敏感放大器阵列，也称作Row Buffer 行缓冲区。再下面就通过列地址译码器来选择输出需要的数据。

其中一个bank就是一个存储阵列。整个DRAM阵列运作的过程是：precharge（预充电）—>位线导通—>SA敏感放大器阵列（Row Buffer）—>column（列译码输出）

第一次DRAM运作需要走完上述流程，第二运作的时候，由memory controler进行判断，第二次需要读取的信息是否在行缓冲区当中。如果已经在行缓冲区当中，则是行缓冲命中。直接通过column将数据从行缓冲区当中选择输出即可。若行缓冲未命中，则数据需要重新走一遍第一次的流程。

DRAM和SDRAM的联系

DRAM全称叫做（Dynamic Random Access Memory），SDRAM全程叫做（Synchronous Dynamic Random Access Memory），其中的Synchronous是同步的意思，指的是在使用DRAM构成阵列，进行数据存储之后，需要有同步时钟来控制电路，对DRAM阵列当中的电容进行刷新。所以实际上两者本质上是同一个东西。DRAM是一个电路单元，但是SDRAM是DRAM构成的阵列。

DDR

DDR全称也称作DDR-SDRAM（Double Data Rate SDRAM），属于DRAM当中的一个分支，原来SDRAM是在时钟的一个边沿传输数据，DDR则是在时钟的上升沿和下降沿都传输数据。这样DDR相比较于SDRAM的数据处理速度就提升了一倍。所以DDR也是从SDRAM的基础之上发展过来的。由于只是工作和处理速度提升了一倍，所以整体结构和SDRAM是基本相似的。

DDR 1234的区别

DDR 1

pre-fetch：以DDR1为例，当在同一周期时钟内，在上升沿和下降沿都传输数据，则称作2 bit pre-fetch。如下图所示

DDR在工作的时候与DDR内部运行时钟频率和外部总线时钟频率相关。下图中，左侧是DDR的内部时钟频率（133MHz200MHz），中间是外部总线运行时钟频率（133MHz200MHz），右侧是数据传输频率。由于DDR1是在一个时钟周期内进行两个bit的数据传输，所以数据的传输速率是DDR内部时钟频率的一倍。同时DDR1需要提供的电压是2.5V。

这里假设DDR内部总线位宽为64bit。则DDR1的数据数据传输速度的最大带宽为：400×64/8=3200 MBPS（1Mbps是每秒钟传输1×10的6次方bit），也称作PC-3200

DDR 2

在DDR2代中，与DDR1最大的不同是通过增加DDR内部总线位宽的方式将2bit pre-fetch提升到了4 bit pre-fetch。这样数据的处理速度将会是DDR内部时钟频率的4倍。与之相应的代价是需要增大DDR内部的位宽，原来只需要64bit位宽，现在则扩大为128bit位宽。是有那个用空间换时间的意思。

此外注意，由于DDR外部总线的位宽是定死的，所以不能增加。在同一时钟周期上最多只能处理两个bit1的数据，所以要同时处理扩大了一倍的数据传输速率，外部总线的传输速率也必须要扩大一倍。

除此之外DDR2的电压要求也降低为了1.8V。

DDR 3

DDR3 相比较DDR2，首先是将4 bit pre-fetch提升到了8bit pre-fetch，然后提升了DDR内部的时钟频率范围（100MHz~266.6MHz），当然数据的传输速率也提升了8倍。并且DDR3的供电电压降低到了1.5V。

DDR 4

DDR4相比较于DDR3，pre-fetch没有变化。主要提升了DDR的内部时钟频率。数据的传输速度也会随之增加。 之前都是默认外部总线位宽为64bit不变。如果将外部总线的位宽增加，比如增加一倍，那数据的传输速率也可以增加一倍。所以现在台式机的主机上会有双通道DDR，4通道DDR等。

参考资料

1. 【转载】DDR1、DDR2、DDR3、DDR4、LPDDR、GDDR之间的区别，DDR内存颗粒的发展_哔哩哔哩_bilibili
2. 东南大学嵌入式课程PPT
3. 静态随机存取存储器 - 维基百科，自由的百科全书 (wikipedia.org)