内存屏障 && volatile

1.概念

它是一个CPU指令。没错，又一次，我们在讨论CPU级别的东西，以便获得我们想要的性能（Martin著名的Mechanical Sympathy理论）。基本上，它是这样一条指令：

a)确保一些特定操作执行的顺序；

b)影响一些数据的可见性(可能是某些指令执行后的结果)。

编译器和CPU可以在保证输出结果一样的情况下对指令重排序，使性能得到优化（重排序可能会产生一些bug）。插入一个内存屏障，相当于告诉CPU和编译器先于这个命令的必须先执行，后于这个命令的必须后执行。正如去拉斯维加斯旅途中各个站点的先后顺序在你心中都一清二楚。

1.2.内存屏障作用：

1.内存屏障可以防止重排序

2.内存屏障另一个作用是强制更新一次不同CPU的缓存。例如，一个写屏障会把这个屏障前写入的数据刷新到缓存，这样任何试图读取该数据的线程将得到最新值，而不用考虑到底是被哪个cpu核心或者哪颗CPU执行的。

 volatile就是基于内存屏障实现的。

1.3超线程

超线程:一个ALU对应多个PC |Registers所谓的四核八线程（1个核里面两组PC |Registers 两组是工程实践出来的 ）。

读数据，就近原则，l1 cache里面有这个数据，就不去内存里面读，（程序优化，会将数据块直接读进来，不会只读一个数据，这样很浪费）。这样看起来性能提高了，但是可能会数据混乱，这个时候volatile就有作用了。（volatile关键字修饰的变量可以保证可见性与有序性，无法保证原子性。）

这里只是记录一下学习，可以看看下面这篇文章，个人觉得不错。

参考资料：

https://www.jb51.net/article/223748.htm