Verilog新手上路——交叉开关

最新推荐文章于 2023-08-24 19:47:04 发布
最新推荐文章于 2023-08-24 19:47:04 发布
阅读量1.4k 收藏 5
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_46637061/article/details/117394864
版权

电路描述：

  • 实际上是MUX的组合体。
  • 通常用在复杂一些的信号选通的场合。
  • 每一个输出端都有对应的选通信号。
  • 用选通信号控制输出端选通到哪个输入端。
  • 当输入和输出的端口增加时，该电路会消耗非常多的电路资源。
  • 电路在不同应用时的变化。
    - 数据信号的宽度。
    - 选通逻辑的变化，选择信号为0或1时选通哪个通道。

代码

module csc44(
  IN0       ,   // input 1
  IN1       ,   // input 2
  IN2       ,   // input 1
  IN3       ,   // input 1
  SEL0      ,   // select the output0 source 
  SEL1      ,   // select the output1 source 
  SEL2      ,   // select the output2 source 
  SEL3      ,   // select the output3 source 
  OUT0      ,   // output data 0
  OUT1      ,   // output data 1
  OUT2      ,   // output data 2
  OUT3      );  // output data 3
parameter WL = 16;
input [WL-1:0] IN0, IN1,IN2,IN3;
input [1:0]    SEL0, SEL1,SEL2,SEL3;
output[WL-1:0] OUT0, OUT1,OUT2,OUT3;

reg   [WL-1:0] OUT0, OUT1,OUT2,OUT3;
// get the OUT0
always @ (IN0 or IN1 or IN2 or IN3 or SEL0) begin
  if(SEL0==2'b00)
    OUT0 = IN0;
  else if(SEL0==2'b01)
    OUT0 = IN1;
  else if(SEL0==2'b10)
    OUT0 = IN2;
  else if(SEL0==2'b11)
    OUT0 = IN3;
end
// get the OUT1
always @ (IN0 or IN1 or IN2 or IN3 or SEL1) begin
  if(SEL1==2'b00)
    OUT1 = IN0;
  else if(SEL1==2'b01)
    OUT1 = IN1;
  else if(SEL1==2'b10)
    OUT1 = IN2;
  else if(SEL1==2'b11)
    OUT1 = IN3;
end
// get the OUT2
always @ (IN0 or IN1 or IN2 or IN3 or SEL2) begin
  if(SEL2==2'b00)
    OUT2 = IN0;
  else if(SEL2==2'b01)
    OUT2 = IN1;
  else if(SEL2==2'b10)
    OUT2 = IN2;
  else if(SEL2==2'b11)
    OUT2 = IN3;
end
// get the OUT3
always @ (IN0 or IN1 or IN2 or IN3 or SEL3) begin
  if(SEL3==2'b00)
    OUT3 = IN0;
  else if(SEL3==2'b01)
    OUT3 = IN1;
  else if(SEL3==2'b10)
    OUT3 = IN2;
  else if(SEL3==2'b11)
    OUT3 = IN3;
end
endmodule
// endmodule top

RTLViewer

在这里插入图片描述

波形仿真

在这里插入图片描述

九十九度五
关注
4X4交叉开关
djrts的博客
07-10 396
电路描述 实验内容：编写一个4X4路交叉开关的RTL，然后编译，看RTL View 比较2x2与4x4之间消耗资源的区别。通过对比资源，你有什么结论？ 返回顶部 第一部分：4X4路交叉开关的RTL 1.代码 module crossswitch ( IN0 , // input 1 IN1 , // input 2 IN2 , // input 3 IN3 , // input 4 S0 , // select the
Crossbar Switch交叉开关
最新发布
weixin_46191137的博客
02-22 210
随着 input 和 output 规模的增大，电路规模会以 n x n 的量级扩大，而后面将介绍的其他 Non-Blocking 网络规模增长的量级仅为 n x logn。：不同于包交换网络（packet-switched）的共享资源，电路交换网络在传输数据之前，会建立一条从 source 到 destination 专用的连接，数据会连续地通过这条连接传输，数据传输完成后断开连接。的场景，即一个 input 最多只和一个 output 建立连接，每个 output 也只和一个 input 建立连接。
为什么交叉开关电路（Crossbar Switch Circuit）有助于实现高速数据传输和并行计算
weixin_38413739的博客
08-24 920
无论实现方式如何，交叉开关的核心目标是在多个输入和输出之间建立快速、灵活的连接，以满足不同应用领域的需求。在网络交换机和路由器中，交叉开关用于在不同的端口之间建立通信连接，从而实现数据的路由和转发。在音频和视频处理中，交叉开关电路可以将不同的音频和视频信号从不同的输入路由到输出，用于实现音视频信号的混合、切换和分发。在高性能计算领域，交叉开关电路用于连接不同的处理单元、内存模块和其他组件。在测试和测量仪器中，交叉开关电路用于将不同的测试信号路由到不同的测试点，从而进行各种测试和测量。
TMS320F280049C 学习笔记21 交叉开关 Crossbar (X-BAR)
热门推荐
whyorwhnt的专栏
04-20 1万+
简单介绍了X-BAR。
c8051f交叉开关
liming0931的专栏
05-03 2826
交叉开关的要点 1、若设置P0、P1、P2、P3口为输出口时，交叉开关必须使能 2、交叉开关寄存器必须在任何数字外设使能之前配置 3、典型地，交叉开关寄存器在reset之后被系统配置，之后就不用去关心 4、交叉开关设置设备的引脚 5、每个交叉开关设置在器件的引脚都将是唯一的。如果在交叉开关中启用或禁用外设，引脚将改变。
Verilog RTL 新手代码设计 （边沿捕获器、实例化电路模块并互联、多路选择器、交叉开关、优先编码器）
Python_banana的博客
11-05 1726
1.边沿捕获器 举例来说，一个在CLK时钟驱动下，对输入信号IN进行上跳沿捕获的电路，它的Verilog代码如下所示， module top( CLK , // input clock IN , // input OUT ); // output input CLK; input IN; output OUT; reg d1R, d2R;...
lvdt 运放全波整流接线方式_开关、电机、断路器、电热偶、电表接线图大全（135张图）...
weixin_39705069的博客
11-27 323
一、开关接线图一开单控开关接线图二三开连体单控开关接线图四开连体单控开关接线图一开五孔单控插座接线图二开五孔单控插座接线图一开双控开关接线图二三开单控开关接线图四开单控开关接线图一开五孔单控插座接线图二三开双控开关接线图一开多控开关接线图两开多控开关接线图三开多控开关接线图二、断路器、接触器控制回路：三：热电偶：四、电能表：三相四线电度表互感器接线电源线从互感器P1进的接线方式电源线从互...
EDA数字钟设计（verilog）——开关功能和总体接线图及模块改进
小森豆丁
01-16 4585
1.开关功能如思维导图所示 2.总体接线图：     3.问题及改进        学号显示后正常计数是从学号开始计数下面对程序进行改进，主要是在计时模块中删除显示学号的内容，把显示学号部分转移到显示模块中，让显示时根据条件显示内容，而不是直接显示示数： 计时模块 module jishi(clk_1Hz,second,minute,hour,hour_swh,min...
Verilog RTL代码新手上路教程.pdf
08-27
erilog RTL代码新手上路教程.pdf Verilog RTL代码新手上路教程.pdf (827.38 KB, 下载次数: 130 ) 2012-12-25 17:28 上传 点击文件名下载附件 【新手教程】Verilog RTL代码新手上路教程.pdf
Verilog新手上路（实验报告）
Squirrels43的博客
05-26 1431
Verilog新手上路 一、多路选择器 二、交叉开关 三、优先编码器 四、多路译码器 五、加法器 六、乘法器 七、计数器 八、有限状态机 九、移位寄存器
使用verilog实现简单几何图形的描绘
01-19
使用quartus软件，用verliog语言实现了简单基本图形的画法的描述，并用串口调试工具输出结果，把结果放入写好的M文件中，运行，显示出最终结果。
关于新手上手新华龙单片机C8051F020的笔记心得
01-12
从一个新手慢慢去抠新华龙单片机的各种寄存器，到熟练运用的过程。对初次接手新华龙单片机的朋友来说应该是有点帮助的
各类简单的verilog代码例子
01-10
各类门简单逻辑电路verilog实现.较大的功能电路，交通灯verilog实现，电子表的verilog实现，流水灯verilog实现
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog 到路由 (VTR) 介绍 Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为...
征途Pro《FPGA Verilog开发实战指南——基于Altera EP4CE10》2020.12.16（上）1
08-03
《征途Pro FPGA Verilog开发实战指南——基于Altera EP4CE10》是一本针对FPGA初学者的实战教程，旨在帮助读者掌握Verilog语言和FPGA设计的基础与实践技巧。教程的编写目的是为了应对电子技术和微电子领域快速发展...
FFT蝶形算法的verilog实现专题——FFT的matlab到verilog转化过程——第1部分
gzy0506的博客
11-13 8606
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 FFT蝶形算法的verilog实现专题——FFT的matlab到verilog转化过程——第1部分 功能需求 算法方案要点 verilog 模块的接口： 因为FFT是流水线模式的，即进来64个点，出去64个点 进来的顺序为： x(0),x(1),…x(63) 顺序输入，出去的点为X(0),X(32),X(16),X(48)…倒序输出。 具体问题具体分析： 从我们的具体需求分析，输入13个复数，后面53个都是0，可以对第一阶段运算进行简化
【EDA】实验4：常用元件的 Verilog RTL 代码设计
磊的博客
11-11 5118
【EDA】实验4：常用元件的Verilog RTL 代码设计一.实验内容二.实验步骤1. 元件的连接2.仿真三.实验结果 一.实验内容 1.利用74161计数器芯片设计一个M=12的计数器 2.利用Quartus软件进行设计和仿真 3.观察仿真波形 二.实验步骤 本次实验采用Quartus软件进行，详细步骤同实验1类似，相关内容可以参考：【EDA】实验1：拼接4-16译码器，以下仅展示关键步骤。 ...
c8051f优先权交叉开关原理
u010278579的专栏
03-17 2510
c8051f优先权交叉开关
作业01——Verilog RTL代码新手上路教程
weixin_49480182的博客
05-29 3335
学生实验
verilog HDL语言——序列检测器设计
05-23
序列检测器是一种电路，用于检测输入信号序列是否符合某种特定的模式。在Verilog HDL语言中，可以使用状态机来实现序列检测器。以下是一个简单的序列检测器的Verilog HDL代码示例： ```verilog module sequence_detector( input clk, // 时钟信号 input reset, // 复位信号 input data, // 输入数据信号 output reg match // 匹配信号 ); // 定义状态 typedef enum logic [1:0] { STATE_IDLE, // 空闲状态 STATE_S1, // 状态1 STATE_S2, // 状态2 STATE_S3 // 状态3 } state_t; // 定义状态转移表 parameter [3:0] TRANS_TABLE [0:3] = '{4'b0000, 4'b0001, 4'b0010, 4'b0100}; // 定义当前状态变量和下一个状态变量 reg [1:0] state, next_state; // 初始化状态为IDLE initial begin state = STATE_IDLE; end // 定义状态机逻辑 always @ (posedge clk, posedge reset) begin if (reset) begin state <= STATE_IDLE; end else begin state <= next_state; end end // 定义状态转移逻辑 always @ (*) begin case (state) STATE_IDLE: begin if (data) begin next_state = STATE_S1; end else begin next_state = STATE_IDLE; end end STATE_S1: begin if (!data) begin next_state = STATE_IDLE; end else if (data) begin next_state = STATE_S2; end end STATE_S2: begin if (!data) begin next_state = STATE_IDLE; end else if (data) begin next_state = STATE_S3; end end STATE_S3: begin if (!data) begin next_state = STATE_IDLE; match = 1; end else begin next_state = STATE_S3; end end endcase end endmodule ``` 这个序列检测器可以检测输入数据信号是否符合“1101”这个模式。输入数据信号通过data端口输入，匹配结果通过match端口输出。当输入数据信号符合“1101”这个模式时，match信号会被置为1。如果输入数据信号不符合模式，match信号会保持为0。
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值