- 博客(5)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 ADRV9009 HDL FPGA硬件参考设计
该ADRV9009的HDL设计是围绕ARM核搭建的嵌入式系统。系统的结构框图如下所示。该器件的数字接口先由收发器 IP 处理，随后接入JESD204B和特定内核。由 IP 内的同一组收发器在 4 个发送、2 个接收和 2 个观测接收数据路径之间共用JESD204B通道。这些内核可通过 AXI-lite 接口进行编程。然后，将描述的数据传递到独立的DMA内核，用于发送、接收和观测接收路径。
2023-11-16 20:26:35
817
原创 XIlinx Vivado的System Generator for DSP 现在叫（Vitis Model Composer）与Matlab的对应版本
在Vitis Model Composer与matlab版本对应兼容性上是由Xilinx决定的，因此可以在官网https://www.xilinx.com/support/download.html的release notes 文档中上查看最新的对应版本。
2023-11-04 20:37:51
955
原创 ZC706+ADRV9009开发
到新的ADI官方射频板卡ADRV9009，开箱发现赠送了两张SD卡，其中一张是大的SD卡，用于Windows使用TES软件（Transceiver Evaluation Software）对9009板卡进行配置；另一张是小的SD卡加卡托，在此卡中(使用其他空卡也行)写入映像文件，可以通过控制9009查看收发信号。下面分别介绍这俩种方法来测试，所有配置都是在Windows电脑上进行。
2023-10-18 19:58:52
1049
原创 在MATLAB中 ‘randint‘函数无法识别，用randi函数替换
由于MATLAB的版本迭代更新，在新版软件中已经取消了randint函数，取而代之的是randi。现在对两个函数的主要区别做简单的介绍，只需稍加修改即可满足替换要求。
2023-08-16 10:56:45
907
原创 比较TTL集成电路与CMOS集成电路
比较TTL集成电路与CMOS集成电路元件构成高低电平范围集成度比较：逻辑门电路比较元件构成TTL集成电路使用（transistor）晶体管，也就是PN结。功耗较大，驱动能力强，一般工作电压+5V。如下图与非门：Y=A+BCMOS集成电路使用MOS管，功耗小，工作电压范围很大，一般速度也低，但是技术在改进。与非门：Y=A+B高低电平范围TTL属于双极型数字集成电路，其输入端与输出端均为...
2020-03-28 14:11:20
5805
2
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人