步骤:
1、创建工程(需要对你自己的FPGA信息有一定了解);
2、创建完工程后,添加源文件;
3、进行仿真(仿真设置-添加激励文件-行为级仿真);
4、进行RTL分析,关联IO口(引脚号、IO口电压等),并保存文件(Constraints下的xdc文件);
5、引脚绑定之后,即可综合,综合完之后进行时序约束;
6、直接生成比特文件(一般不用进行IMPLEMENTATION-)
7、仿真无问题后,即可进行板级验证(板子需上电);
Vivado创建工程to板级验证学习记录
于 2024-05-28 14:39:41 首次发布