ARMv7-M4处理器系列文章-1综述

• 概述

ARMV7-M处理器为32的RISC指令集，通常具有：

1. 32位寄存器；

2. 32位内部数据通路；

3. 32位总线接口；

当然，也可以处理8位或者16位数据，甚至64位数据操作。

基于哈佛总线架构，指令处理分为3级流水线：取指、译码和执行，取指令和数据访问同时执行。

采用32位寻址，地址空间最大位4GB，所以程序代码，数据，外设和调试接口都统一编址在这4GB空间中。处理器基于load-store架构，处理器要处理存储器的数据，首先要从存储器中load数据到寄存器，处理器结束后，寄存器中数据最后再store存储器中。

• 指令集

概括来说，计算机世界中分为两个指令集类型：CISC和RISC，两者是相对的，一个复杂一个是精简；其中ARM处理器采用的是RISC指令集。

Arm指令集的发展历史以及版本差异

Cortex-M处理器使用Thumb指令集，其中M3和M4系列使用Thumb-2技术，允许16位和32位指令混合使用，可获取更高的代码密度和效率。与32位ARM指令对比：

1. 无须状态切换，可节约执行时间和指令空间

2. 可获得更高的代码密度，效率和性能。

• M4处理器框架

直接上一个M3/M4的处理器框架，后面再一一道来细节。

从框图不难看出，一个完整的M3/M4处理器包含如下一些模块：

1. 处理器Core：采用ARM-v7架构，三级流水线。

2. NVIC：用于中断和异常事件，接收中断源产生的中断请求，最多支持240个IRQ,1个NMI,1个SysTick以及Core的系统异常。

3. SysTick时钟：简单讲就是一个向下计时的24位计数器，时钟源可以是处理器时钟或者外部参考时钟。可周期性触发OS用于任务管理和上下文切换，达到OS时间片运行的效果。也可以用作一个简单定时器外设。

4. 内部总线接口：访问存储器的I-CODE/D-CODE；访问RAM和外设的System总线以及PPB；调试访问端口接口（DAP）;总线协议分为AHB和APB两种。

5. MPU(可选)：存储器保护单元，可定义不同存储区域的访问权限和属性。作用就是提高系统健壮性和安全性。

6. Debug调试接口：支持SWD和JTAG两种接口。

7. 系统控制模块SCB：其该部分位于NIVC模块中，主要用于配置处理器模式，以及错误状态，重定位向量表。

• 总结

后续系列文章会对框架中的每个模块，进行详细浅析，目的是为了对ARM处理器架构有一个更深入的理解。谢谢各位看官！