FPGA中关于上升沿和下降沿检测

FPGA中关于上升沿和下降沿检测

一 介绍

在学习FPGA的过程中，我们有时候会看到在所学例程上会有关于检测信号下降沿或者上升沿的代码，然后通过检测上升沿和下降沿触发使能信号从而进行接下来的操作。
比如下降沿检测：

assign  flag = (~uart_txd_d0) && (uart_txd_d1);

但是可能却不知道为什么是这样写出来的，而选择去死记硬背，反正我是记不住了，最好还是搞明白，那么接下来我们就来分析一下。

二 分析
本次实验已下降沿为例，上升沿则是同理。

首先要明确的是，一般来说，只有当flag信号为高，即为1时，才表示检测到了下降沿，那么就意味着我们assign 后的语句逻辑与的结果要为1，也就是说uart_txd_d0为0，uart_txd_d1为1。
不过就算倒推到了这里，估计也不太清楚，那我们自己来写一个检测，