Variable ‘uart_done‘ should not be used in ouput port connection

最新推荐文章于 2023-08-30 08:59:32 发布

奥利佛佛佛佛

最新推荐文章于 2023-08-30 08:59:32 发布

阅读量1w

点赞数 30

文章标签： verilog fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/m0_49256296/article/details/108345148

版权

1.出现了should not be used in output port 这种错误怎么办

前几天再做一个LCD上显示上位机发送数字的实验的时候，再仿真顶层模块的时候出错，错误就如上所示，它说我这个信号不能用作输出端口？我当时就懵了，我反复检查却也没有看出问题，最后我才发现我犯了一个非常低级的错误–即在顶层定义的时候，我将uart_done（出问题的信号）的变量类型设为reg了，也就是我是reg uart_done这个信号的，这样做是错误的，哪怕你在接收模块确实定义的是reg类型，但是在顶层模块的时候，它可以视为是一条单纯的线而已，所以应该用wire，然后再我改过来之后，就可以仿真成功啦！

（PS：血一般的教训，买mini usb 线的时候千万不要挑便宜的买，我之前买了一条5.8包邮的线，插上电脑电脑就自动关机了，然后把我显卡烧了，幸好还在保修期内，不然我就欲哭无泪了）

奥利佛佛佛佛

关注

30
点赞
踩
32

收藏

觉得还不错? 一键收藏
8
评论
Variable ‘uart_done‘ should not be used in ouput port connection

1.出现了should not be used in output port 这种错误怎么办前几天再做一个LCD上显示上位机发送数字的实验的时候，再仿真顶层模块的时候出错，错误就如上所示，它说我这个信号不能用作输出端口？我当时就懵了，我反复检查却也没有看出问题，最后我才发现我犯了一个非常低级的错误–即在顶层定义的时候，我将uart_done（出问题的信号）的变量类型设为reg了，也就是我是reg uart_done这个信号的，这样做是错误的，哪怕你在接收模块确实定义的是reg类型，但是在顶层模块的时候，它
复制链接

扫一扫

评论 8

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。