基于脉动阵列实现矩阵卷积（FPGA)

最新推荐文章于 2024-07-03 07:52:40 发布
最新推荐文章于 2024-07-03 07:52:40 发布
阅读量4.2k 收藏 46
点赞数 7
分类专栏： fpga 文章标签： fpga开发 经验分享 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_50735735/article/details/124088326
版权

基于脉动阵列实现矩阵卷积（FPGA)

摸了很久🐟，才想起来还有一篇脉动阵列实现简单矩阵卷积的东西没写。今天就来通过google的tpu结构，来谈一下通过脉动阵列实现矩阵卷积，并且来写一个简单的3x3矩阵的2x2卷积核的卷积。

脉动阵列

脉动阵列的基本原理在之前的一篇已经写的很清楚了。可以翻到前面看一下脉动阵列的加速矩阵乘法的文章。这里就不赘述了。

脉动阵列实现矩阵卷积

其实这个概念已经是比较成熟了的东西了，谷歌的TPU架构让这个老东西回到大众视野里（虽然已经是18年的东西了），当时去年Google也出了一款tpu的芯片，还是值得期待一下的。

关于卷积大家应该很直观就能想象到下面这副图：

在这里插入图片描述

​ 看动态图是比较简单的，但是实际上硬件执行卷积行为是需要花费额外的时钟周期和资源去做这件事情，不断进行乘加、累加操作，占用资源比较大。Google的工程师们想到可以通过脉动阵列来解决这个问题，使得数据重复读取的次数降低，让数据流动起来。

​ 实现卷积阵列的原理，这里可以参考

最低0.47元/天 解锁文章
黄铠杰echo
关注
  • 7
    点赞
  • 踩
  • 46
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
脉动阵列实现卷积计算
w_x_yhao的博客
09-21 3236
脉动阵列实现卷积计算 1、将卷积计算转化为矩阵与矩阵乘 2、通过脉动阵列实现矩阵乘法
脉动阵列
anpingbo的专栏
03-29 1万+
脉动阵列是一个比较古老的概念，早在1982年就有了，可是，最近google的TPU采用了这个结构，脉动阵列又火了起来。我也是从今年新入职了一家公司后才接触到的，对比之前自己设计的AI架构，脉动阵列确实有很多优势。所以本文从传统AI计算架构和脉动阵列的对比来说明脉动阵列的设计方法和优势。 卷积运算 在正式介绍AI硬件架构前，简单讲一下卷积运算。因为卷积运算在CNN中发挥着重要作用，...
一种基于FPGA的卷积算法
qq_40268672的博客
02-18 3042
使用FIFO实现二维卷积 如上图，共有三组寄存器，每组寄存器可存储三个数据，第一个时钟周期，Buffer1读入第一行的前三个数据，Buffer2读入第二行的前三个数据，Buffer3读入第三行的前三个数据，之后，各个寄存器组左移K-1次，这里K=3，之后，寄存器组1从寄存器组2的FIFO中读取一行数据(0,11,12)，寄存器组2从寄存器组3的FIFO中读取一行数据(0,21,22),而最右边的...
脉动阵列在二维矩阵乘法及卷积运算中的应用
anntang18的博客
08-30 1万+
脉动阵列（Systolic Array）本身是一个“古老”的概念，在1982年就已经提出了，可是，最近由于Google的TPU采用了这个结构作为计算的核心结构，脉动阵列又一次地火了起来。我也是因为关注TPU才开始去了解脉动阵列的，但是由于目前脉动的阵列比较零散，在搞明白脉动阵列以及TPU怎么使用脉动阵列进行卷积的过程中走了很多“弯路”，所以就用这篇文章作为我学习脉动阵列的笔记，也记录一下我自己对脉
今天要写第一篇博客
weixin_40893646的博客
07-17 529
今天第一天来CSDN博客呢！很是开心，也希望自己以后能把自己的一些感悟写在这上面来。 谢谢所有支持我的人！前进吧，少年们！   今天看了一些关于脉动阵列的文章 https://blog.csdn.net/anntang18/article/details/77718531?locationNum=7&fps=1 这里引用一下   脉动阵列（Systolic Array）本身是...
基于脉动阵列的矩阵乘法加速（FPGA）
m0_50735735的博客
03-30 8352
基于脉动阵列的矩阵乘法加速（FPGA） ​ 原本准备做FADDEV求逆矩阵算法的FPGA实现，其中有一个概念挺吸引人，就是：脉动阵列。 1、脉动阵列 ​ 先来讲讲脉动阵列的概念，脉动阵列其实是一种处理单元的结构。数据同步流过，能够减小降低重复访问，调高处理效率和资源消耗。 ​ 其实这是个比较旧的概念了，1982就有学者提出了。18年谷歌提出的TPU（Tensor Processing Unit）让这个概念回到大众视野，通过脉动阵列可以设计完成矩阵乘法和卷积的操作。今天先讲讲矩阵乘法的实现。 2、脉动阵列结构
一起学习用Verilog在FPGA上实现CNN----(二)卷积层设计
鲁棒最小二乘支持向量机
12-13 1万+
一起学习用Verilog在FPGA上实现CNN----卷积层设计
深度学习FPGA实现基础知识14(如何理解“卷积”运算)
时间的诗
06-13 5494
需求说明：深度学习FPGA实现知识储备 来自：http://blog.sina.com.cn/s/blog_80556b34010186hf.html 正文： 卷积这个东东是“信号与系统”中论述系统对输入信号的响应而提出的。因为是对模拟信号论述的，所以常常带有繁琐的算术推倒，很简单的问题的本质常常就被一大堆公式淹没了，那么卷积究竟物理意义怎么样呢？ 卷积表示为y(n) = x(
基于脉动阵列的卷积计算模块硬件设计
10-15
针对FPGA实现卷积神经网络中卷积计算的过程中，高并行度带来长广播、多扇入/扇出的数据通路问题，采用脉动阵列来实现卷积神经网络中卷积计算模块，将权重固定到每个处理单元中，并按照输入和输出特征图的维度来设置...
基于线性脉动阵列的卷积神经网络计算优化与性能分析.pdf
09-26
基于线性脉动阵列的卷积神经网络计算优化与性能分析 本文主要讨论了基于线性脉动阵列的卷积神经网络（CNN）计算优化与性能分析的问题。CNN 是一种常用的深度学习算法，广泛应用于图像识别、自然语言处理、语音识别...
基于FPGA的线性卷积的实时实现.docx
07-11
号与系统单位冲激响应的离散卷积得到。离散卷积在电子通信领域应用广泛， 是工程应用的基础。如何快速有效地计算出离散序列的卷积，一直是工程人员 所关心的问题。如果直接在时域进行卷积，卷积过程中所必须的大量...
基于线性脉动阵列的卷积神经网络计算优化与性能分析
01-20
针对大部分FPGA端上的卷积神经网络（CNN,convolutional neural network）加速器设计未能有效利用稀疏性的问题，从带宽和能量消耗方面考虑，提出了基于线性脉动阵列的2种改进的CNN计算优化方案。首先，卷积转化为矩阵...
基于FPGA的卷积编译码器的设计与实现
01-19
摘要：为了解决传统的维特比译码器结构复杂、译码速度慢、消耗资源大的问题，提出一种新型的适用于FPGA特点，路径存储与译码输出并行工作，同步存储路径矢量和状态矢量的译码器设计方案。该设计方案通过在ISE9.2i中...
FPGA信号处理系列文章——相关与卷积
gzy0506的博客
06-19 2424
函数f,g是定义在Rn上的可测函数，f与g的卷积记作f*g，它是其中一个函数反转，并平移后，与另一个函数的乘积的积分，是一个对平移量的函数，也就是： 对于定义在整数 Z上的函数f,g，卷积定义为 这里一样把函数定义域以外的值当成零，所以可以扩展函数到所有整数上（如果本来不是的话）。 当g(n)的支撑集（support）为有限长度M，上式会变成有限和： 卷积定理指出，函数卷积的傅里叶变换是函数傅里叶变换的乘积。即，一个域中的卷积相当于另一个域中的乘积，例如时域中的卷积就对应于频域中的乘积。 计算卷积的方
基于FPGA的一维卷积神经网络算法实现（1D-CNN、BNN的FPGA加速实现）
weixin_44384867的博客
07-15 3798
本文介绍一种基于FPGA的1维卷积神经网络算法加速实现的方案，其中为了进一步提升运算速度，除了第一层卷积采用的是普通卷积运算（CONV），其余卷积层和池化层采用的是二值化运算，即二值化的卷积与池化。 运算过程包含了卷积层、池化层、批标准化层、全局池化、二值化卷积、全连接层、激活函数层，均采用RTL级代码实现，即全部采用Verilog HDL代码实现，兼容Intel Altera FPGA 与 AMD Xilinx FPGA，便于移植。
极智AI | 一文看懂 Google TPU 脉动阵列加速卷积计算原理
极智视界
07-07 5014
本教程详细解释了 Google TPU 脉动阵列加速卷积计算原理。
神经网络的FPGA实现：基础卷积操作(一)
Jason的博客
01-14 1万+
卷积核 kernel_size=3*3 输入特征图fmap[width,high]=[9,9] Verilog HDL Xilinx VIVADO 源文件 `timescale 1ns / 1ps module conv_pe( input clk, input rst, input input_en,//输出使能 input [7:0] kernel_00, //卷积核窗口3*3 in...
基于FPGA的一维卷积神经网络CNN的实现（一）框架
热门推荐
Crazzy_M的博客
11-23 2万+
理论建立与效果展示 正在写。。。 环境：Vivado2019.2。 Part：xcku040-ffva1156-2-i，内嵌DSP个数 1920个，BRAM 600个也就是21.1Mb。 说明：通过识别加高斯白噪声的正弦波、余弦波、三角波较简单的实例来利用FPGA实现一维CNN网络，主要是实现CNN网络的搭建。 也就是将下列数据传输至FPGA，识别出下面哪些是正弦波、余弦波、三角波，通过简单实例实践，在融会贯通。 实现流程： 训练参数：通过pytorch对10000个训练集进行训练获得训练参数，反向计算不
如何在LabVIEW中使用FPGA模块
最新发布
zhugedali_的博客
07-03 719
总之，在 LabVIEW 中使用 FPGA 模块需要一定的学习和实践，随着您对数字逻辑和 LabVIEW FPGA 编程的深入理解，您将能够实现更复杂和高性能的实时控制和处理应用。- 例如，使用 FIFO 进行通信时，在 FPGA 代码中创建一个 FIFO 缓冲区，在主机程序中也创建对应的 FIFO 引用，然后可以实现数据的发送和接收。- 在这个界面中，您可以从函数选板中拖放各种 FPGA 特定的函数和控件，例如数字逻辑元件（与门、或门、非门等）、计数器、定时器、移位寄存器、状态机等。
稀疏矩阵卷积FPGA
09-02
稀疏矩阵卷积FPGA是一种用于卷积神经网络（CNN）加速的硬件设计方案。这种方案针对传统FPGA设计未能有效利用稀疏性的问题，提出了两种改进的CNN计算优化方案。首先，将卷积操作转化为矩阵运算，并使用线性脉动阵列进行计算。其次，通过存储特征图和权重数组在寄存器中，并使用三元运算符实现卷积和矩阵乘法。这种设计方案能够有效降低带宽和能量消耗，并减少对存储单元的需求。此外，该方案还避免了对FPGA中可用ALM的过度使用，以及使用PIO端口将HPS馈入权重的需求。因此，稀疏矩阵卷积FPGA是一种优化的硬件设计方案，可以提高CNN的计算效率和性能。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [基于线性脉动阵列的卷积神经网络计算优化与性能分析](https://download.csdn.net/download/weixin_38535812/14865589)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [基于FPGA的CNN卷积神经网络加速器](https://blog.csdn.net/capa_shi/article/details/118920526)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值