异步FIFO实现（FPGA）

异步FIFO实现（FPGA）

​ 最近刷牛客网的Verilog的题目。有一道题挺有意思的，就是异步FIFO的实现，有一点自己的想法就想着写一篇blog了。

异步FIFO

​ 异步就是指读写时钟独立，读操作在读时钟域，写操作在写时钟域。学习过数据结构之后了的话大家应该都明白FIFO其实就是先进先出的一个存储结构。这里就不多赘述了。

​ 接口结构

​ 我们直接看异步FIFO的结构

​ 先看中间的双口ram，同样的是读写独立。如果要实现FIFO结构，就要注意指针结构的设置，同时由于读写独立，要注意读指针和写指针，同时还要产生写满和读空的信号，才能使得FIFO正常工作。

指针设置

​ 我们假设要设计的FIFO深度为16，我们传统的想法都是直接使用四位寄存器来分别生成读/写指针。

​ 也就是如下的结构：

0000——0001——0010——0011——0100——0101——0110——0111——1000——1001——1010——1011——1100——1101——1110——1111——0000

这样子的循环结构，但是呢，因为我们需要生成写满和读空信号，需要把读时钟域同步到写时钟域（生成读空时则相反）；在进行同步时，上文的传统的二进制的指针结构可以看见当从上一个地址变化都下一个地址时，变化的位数是从1到4位不止，那么我们会导致同步之后的地址，并不是正确的地址，比如0111到1000，四位全都发生变化了，这样很容易产生毛刺信号，出错的概率特别大，所以我们需要寻找一种新的编码方式，能够减少毛刺，降低出错概率。

格雷码

​ 根据数电知识，我们找到了格雷码。格雷码有两个很有趣的特性就是，相邻的两个码组仅仅只有一位二进制数不同还有格雷码是对称码那么我们是不是可以将这个东西应用到我们的指针中呢？

​ 我们以4位格雷码来举例。那么我们怎么将二进制的码组转换成为格雷码呢，其实是比较简单的

对n位二进制的码字，从右到左，以0到n-1编号
如果二进制码字的第i位和i+1位相同，则对应的格雷码的第i位为0，否则为1（当i+1=n时，二进制码字的第n位被认为是0，即第n-1位不变）

​ 用公式来表示呢࿰