Verilog计数器的写法以及波形矢量文件的建立

最新推荐文章于 2023-12-22 15:52:08 发布

StrangerZhou1

最新推荐文章于 2023-12-22 15:52:08 发布

阅读量1.2k

点赞数

分类专栏： FPGA学习笔记文章标签： verilog

本文链接：https://blog.csdn.net/m0_51261356/article/details/112631543

版权

本文介绍了Verilog中如何编写一个带有复位和使能信号的循环计数器，详细阐述了代码结构及工作原理。通过波形矢量文件进行仿真观察，展示了计数器在不同状态下的输出变化，强调了计数器在时序逻辑电路中的重要性。

摘要由CSDN通过智能技术生成

一、计数器简介

计数器的核心元件是触发器，基本功能是对脉冲进行计数，其所能记忆脉冲最大的数目称为该计数器的模/值。计数器常用在分频、定时等处。计数器的种类很多，按照计数方式的不同可以分为二进制计数器、十进制计数器以及任意进制计数器，按照触发器的时钟脉冲信号来源可分为同步计数器与异步计数器。按照计数增减可分为加法计数器、减法计数器以及可逆计数器。

下图为一个基本的计数器：
基于D触发器的计数器

二、代码

全部代码如下：

module counter #(
	parameter M = 100	//计数器模长
)(
	input wire						clk,//时钟
	input wire 						rst,//复位
	input wire 						en,	//使能信号
	output reg	[$clog2(