- 博客(8)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 gvim的命令和配置
输入i(光标前插入), a(光标后插入), o(下一行插入)，可以从命令模式进入到编辑模式。使用Esc键可以从编辑模式返回命令模式。
2024-05-03 15:33:27
142
1
原创 异步复位同步释放电路设计
因为马上要进入复位状态，即使出现短暂的亚稳态也无所谓。同步释放：释放复位信号的时机需要在所在时钟的边沿。异步复位同步释放的复位方式可以提高系统的稳定性。异步复位：寄存器的复位信号可以随时复位。保持时钟同步的作用是为了避免引入亚稳态。为什么复位信号不需要时钟同步呢？
2024-04-27 21:58:16
121
原创 C语言数据类型，运算符与表达式
不带限定符的char是否带符号则取决于具体机器，但打印总是正值。字母和数字组成的序列，第一个字符必须是字母。int：整形，通常反映了所用机器中整数的最自然长度。此外还可以在这些基本数据类型的前面加上一些限定符。short与long两个限定符用于限定int。short至少是16位，long至少是32位。char：字符型，占用一个Byte。unsigned类型的数总是正值或0。signed类型可以表示负值。double：双精度浮点型。float：单精度浮点型。所有变量先声明后使用。
2024-04-23 20:52:20
217
原创 Verilog中function和task之间的区别
执行可以不立即返回，可与内置阻塞、等待语句，消耗时间。执行后立即返回，无法内置阻塞、等待语句，不消耗时间。task可以调用function和task。function只能调用function。在声明时需要指定返回值（包括void）。返回值只能依靠参数列表中的参数。
2024-04-13 20:52:46
173
原创 SystermVerilog中module和interface之间例化的关系
module可以例化module和interface。module和interface之间例化关系如下图。interface只能例化interface。
2024-04-13 20:35:38
136
原创 边沿检测电路设计
如果被检测信号上一个状态是0，信号当前状态是1，那么说明信号发生变化，产生了一个上升沿，同时正好触发上升沿检测电路产生单bit脉冲，这样就成功检测到了信号的变化（上升沿）。由于信号的变化就会产生边沿，例如信号0->1（上升沿），1->0（下降沿）。检测是指当被检测信号发生变化时，可以通过边沿检测电路产生单bit冲信号。这就需要寄存器，将数据暂时保持一个时钟周期。边沿检测电路可以监测指定信号的变化。进行对比，以实现检测信号的变化。想要设计边沿检测电路，首先要了。边沿检测电路有什么用？下降沿检测电路同理。
2023-07-20 21:32:05
140
1
原创 如何区分Verilog中的阻塞赋值和非阻塞赋值
最后，大家在看代码时，也许会遇到有的case语句用的是非阻塞赋值，有的又是阻塞赋值，这是为什么呢？硬件是并行执行，这使电路的工作效率得到了很大的提升，但是也带来了一些问题。阻塞的是下一条语句，即如果当前语句没有被执行，那么就不会执行下一条语句。例如在一些情况需要满足一些执行顺序要求时，就引出了状态机的概念。串行是区分先后顺序，先执行这个再执行那个。其次理解“阻塞”二字，“阻塞”的是什么？软件程序是由CPU一条一条语句进行执行。并行没有先后顺序，可以同步进行。
2023-07-19 20:38:07
63
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人