@SystermVerilog中module和interface之间例化的关系 module可以例化module和interface interface只能例化interface module和interface之间例化关系如下图