基于FPGA的超声波测距

已于 2023-06-03 18:27:08 修改
阅读量132 收藏
点赞数
文章标签： fpga开发
于 2023-06-03 18:16:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_53525274/article/details/131023946
版权
该文详细介绍了如何使用DE2-115开发板和HC_SR04超声波传感器进行距离测量。通过Verilog编程实现了时钟分频、触发信号生成、回波检测等模块，最终将测量结果显示在数码管上或通过UART通信发送到电脑。实验中涉及的关键技术包括超声波测距原理、RTL图设计和硬件时序控制。
摘要由CSDN通过智能技术生成

目录

一.实验目的

二.实验原理

三.RTL图和引脚配置

四.各模块实现

五.结果

 参考

一.实验目的

使用 DE2-115 开发板驱动 超声波检测模块（HC_SR04 ），并将所测得数据显示到开发板上的数码管上，或者通过用UART通信方式上传到笔记本串口助手上显示（可采用UART IP核）。

二.实验原理

从上图我们可以看到超声波模块的4个引脚，它们的作用罗列如下：

1. VCC: 电源引脚，超声波模块工作电压为5伏。

2. Trig: 是Trigger(触发)这个单词的缩写，该引脚用于触发超声波脉冲。

3. Echo: 该引脚会在高电平和低电平之间转换，当检测到障碍物时，在高电平保持的时间就表示信号发射出去并反射回来的时间。

4. GND: 接地引脚。

超声波原理：
HC-SR04超声波测距模块可提供 2cm-400cm的非接触式距离感测功能，测距精度可达高到 3mm；模块包括超声波发射器、接收器与控制电路。图1为HC-SR04外观，其基本工作原理为给予此超声波测距模块触发信号后模块发射超声波，当超声波投射到物体而反射回来时，模块输出回响信号，以触发信号和回响信号间的时间差，来判定物体的距离。

硬件模块时序图

三.RTL图和引脚配置

 

四.各模块实现

clk_div

module 	clk_div(
	input  wire			Clk		, //system clock 50MHz
	input  wire 		Rst_n	, //reset ，low valid
		   
	output wire  		clk_us 	  //
);
//Parameter Declarations
	parameter CNT_MAX = 19'd50;//1us的计数值为 50 * Tclk（20ns）

//Interrnal wire/reg declarations
	reg		[5:00]	cnt		; //Counter 
	wire			add_cnt ; //Counter Enable
	wire			end_cnt ; //Counter Reset 
	
//Logic Description
	
	always @(posedge Clk or negedge Rst_n)begin  
		if(!Rst_n)begin  
			cnt <= 'd0; 
		end  
		else if(add_cnt)begin  
			if(end_cnt)begin  
				cnt <= 'd0; 
			end  
			else begin  
				cnt <= cnt + 1'b1; 
			end  
		end  
		else begin  
			cnt <= cnt;  
		end  
	end 
	
	assign add_cnt = 1'b1; 
	assign end_cnt = add_cnt && cnt >= CNT_MAX - 19'd1;
	
	assign clk_us = end_cnt;
	

endmodule

hc_sr_echo

module 	hc_sr_echo(
	input  wire 		Clk		, //clock 50MHz
	input  wire			clk_us	, //system clock 1MHz
	input  wire 		Rst_n	, //reset ，low valid
		   
	input  wire 		echo	, //
	output wire [18:00]	data_o	  //检测距离，保留3位小数，*1000实现
);
/* 		S(um) = 17 * t 		-->  x.abc cm	*/
//Parameter Declarations
	parameter T_MAX = 16'd60_000;//510cm 对应计数值

//Interrnal wire/reg declarations
	reg				r1_echo,r2_echo; //边沿检测	
	wire			echo_pos,echo_neg; //
	
	reg		[15:00]	cnt		; //Counter 
	wire			add_cnt ; //Counter Enable
	wire			end_cnt ; //Counter Reset 
	
	reg		[18:00]	data_r	;
//Logic Description
	//如果使用clk_us 检测边沿，延时2us，差值过大
	always @(posedge Clk or negedge Rst_n)begin  
		if(!Rst_n)begin  
			r1_echo <= 1'b0;
			r2_echo <= 1'b0;
		end  
		else begin  
			r1_echo <= echo;
			r2_echo <= r1_echo;
		end  
	end
	
	assign echo_pos = r1_echo & ~r2_echo;
	assign echo_neg = ~r1_echo & r2_echo;
	
	
	always @(posedge clk_us or negedge Rst_n)begin  
		if(!Rst_n)begin  
			cnt <= 'd0; 
		end 
		else if(add_cnt)begin  
			if(end_cnt)begin  
				cnt <= cnt; 
			end  
			else begin  
				cnt <= cnt + 1'b1; 
			end  
		end  
		else begin  //echo 低电平 归零
			cnt <= 'd0;  
		end  
	end 
	
	assign add_cnt = echo; 
	assign end_cnt = add_cnt && cnt >= T_MAX - 1; //超出最大测量范围则保持不变，极限
	
	always @(posedge Clk or negedge Rst_n)begin  
		if(!Rst_n)begin  
			data_r <= 'd2;
		end  
		else if(echo_neg)begin  
			data_r <= (cnt << 4) + cnt;
		end  
		else begin  
			data_r <= data_r;
		end  
	end //always end
	
	assign data_o = data_r >> 1;

endmodule

hc_sr_trig

module 	hc_sr_trig(
	input  wire			clk_us	, //system clock 1MHz
	input  wire 		Rst_n	, //reset ，low valid
		   
	output wire  		trig	  //触发测距信号
);
//Parameter Declarations
	parameter CYCLE_MAX = 19'd300_000;

//Interrnal wire/reg declarations
	reg		[18:00]	cnt		; //Counter 
	wire			add_cnt ; //Counter Enable
	wire			end_cnt ; //Counter Reset 

//Logic Description	
	
	always @(posedge clk_us or negedge Rst_n)begin  
		if(!Rst_n)begin  
			cnt <= 'd0; 
		end  
		else if(add_cnt)begin  
			if(end_cnt)begin  
				cnt <= 'd0; 
			end  
			else begin  
				cnt <= cnt + 1'b1; 
			end  
		end  
		else begin  
			cnt <= cnt;  
		end  
	end 
	
	assign add_cnt = 1'b1; 
	assign end_cnt = add_cnt && cnt >= CYCLE_MAX - 9'd1; 
	
	assign trig = cnt < 15 ? 1'b1 : 1'b0;

endmodule

seg_driver

module seg_driver(
    input   wire        Clk     ,
    input   wire        Rst_n   ,
    input   wire [18:0] data_o  ,

    output  wire [6:0]  hex1    ,
    output  wire [6:0]  hex2    ,
    output  wire [6:0]  hex3    ,
    output  wire [6:0]  hex4    ,
    output  wire [6:0]  hex5    ,
    output  wire [6:0]  hex6    ,
    output  wire [6:0]  hex7    ,
    output  wire [6:0]  hex8     
);

parameter   NOTION  = 4'd10,
            FUSHU   = 4'd11;
parameter   MAX20us = 10'd1000;
reg [9:0]   cnt_20us;
reg [7:0]   sel_r;
reg [3:0]   number;
reg [6:0]   seg_r;
reg [6:0]   hex1_r;
reg [6:0]   hex2_r;
reg [6:0]   hex3_r;
reg [6:0]   hex4_r;
reg [6:0]   hex5_r;
reg [6:0]   hex6_r;
reg [6:0]   hex7_r;
reg [6:0]   hex8_r;



//20微妙计数器
always @(posedge Clk or negedge Rst_n) begin
    if (!Rst_n) begin
        cnt_20us <= 10'd0;
    end
    else if (cnt_20us == MAX20us - 1'd1) begin
        cnt_20us <= 10'd0;
    end
    else begin
        cnt_20us <= cnt_20us + 1'd1;
    end
end



//单个信号sel_r位拼接约束
always @(posedge Clk or negedge Rst_n) begin
    if (!Rst_n) begin
        sel_r <= 8'b11_11_11_10;
    end
    else if (cnt_20us == MAX20us - 1'd1) begin
        sel_r <= {sel_r[6:0],sel_r[7]};
    end
    else begin
        sel_r <= sel_r;
    end
end

/*拿到数字*/
always @(*) begin
    case (sel_r)
        8'b11_11_11_10:     number  = NOTION                                        ;
        8'b11_11_11_01:     number  = data_o/10_0000                                ;
        8'b11_11_10_11:     number  = (data_o%10_0000)/1_0000                       ;
        8'b11_11_01_11:     number  = ((data_o%10_0000)%1_0000)/1000                ;
        8'b11_10_11_11:     number  = FUSHU                                         ;
        8'b11_01_11_11:     number  = (((data_o%10_0000)%1_0000)%1000)/100          ;
        8'b10_11_11_11:     number  = ((((data_o%10_0000)%1_0000)%1000)%100)/10     ;
        8'b01_11_11_11:     number  = ((((data_o%10_0000)%1_0000)%1000)%100)%10     ;
        default:            number  = 4'd0                                          ;
    endcase
end

/*通过数字解析出seg值*/
always @(*) begin
    case (number)
        4'd0    :       seg_r   =  7'b100_0000;
        4'd1    :       seg_r   =  7'b111_1001;
        4'd2    :       seg_r   =  7'b010_0100;
        4'd3    :       seg_r   =  7'b011_0000;
        4'd4    :       seg_r   =  7'b001_1001;
        4'd5    :       seg_r   =  7'b001_0010;
        4'd6    :       seg_r   =  7'b000_0010;
        4'd7    :       seg_r   =  7'b111_1000;
        4'd8    :       seg_r   =  7'b000_0000;
        4'd9    :       seg_r   =  7'b001_0000;
        NOTION  :       seg_r   =  7'b111_1111;
        FUSHU   :       seg_r   =  7'b011_1111;
        default :       seg_r   =  7'b111_1111;
    endcase
end

always @(*) begin
    case (sel_r)
		8'b11_11_11_10:     hex1_r = seg_r;
		8'b11_11_11_01:     hex2_r = seg_r;
		8'b11_11_10_11:     hex3_r = seg_r;
		8'b11_11_01_11:     hex4_r = seg_r;
		8'b11_10_11_11:     hex5_r = seg_r;
		8'b11_01_11_11:     hex6_r = seg_r;
		8'b10_11_11_11:     hex7_r = seg_r;
		8'b01_11_11_11:     hex8_r = seg_r;
		default:            seg_r  = seg_r;
	endcase
end

assign  hex1 = hex1_r;
assign  hex2 = hex2_r;
assign  hex3 = hex3_r;
assign  hex4 = hex4_r;
assign  hex5 = hex5_r;
assign  hex6 = hex6_r;
assign  hex7 = hex7_r;
assign  hex8 = hex8_r;

endmodule

hc_sr_top

module hc_sr_top (
    input   wire        Clk     ,
    input   wire        Rst_n   ,
    input   wire        echo    ,

    output  wire        trig    ,
    output  wire [6:0]  hex1    ,
    output  wire [6:0]  hex2    ,
    output  wire [6:0]  hex3    ,
    output  wire [6:0]  hex4    ,
    output  wire [6:0]  hex5    ,
    output  wire [6:0]  hex6    ,
    output  wire [6:0]  hex7    ,
    output  wire [6:0]  hex8     
);

wire    [18:0]  data_o;
wire clk_us;


seg_driver u_seg_driver(
    .Clk        (Clk        ),
    .Rst_n      (Rst_n      ),
    .data_o     (data_o     ),

    .hex1       (hex1),
    .hex2       (hex2),
    .hex3       (hex3),
    .hex4       (hex4),
    .hex5       (hex5),
    .hex6       (hex6),
    .hex7       (hex7),
    .hex8       (hex8) 
);

clk_div clk_div_inst(
.Clk(Clk)		, //system clock 50MHz
.Rst_n(Rst_n)	, //reset ，low valid
.clk_us (clk_us)	  //
);

hc_sr_trig u_hc_sr_trig(
		.clk_us(clk_us)	, //system clock 1MHz
		.Rst_n(Rst_n)	, //reset ，low valid
		   
		.trig(trig)	  //触发测距信号
);

hc_sr_echo u_hc_sr_echo(
		.Clk(Clk)		, //clock 50MHz
		
		.Rst_n(Rst_n)	, //reset ，low valid
		.clk_us(clk_us),
		.echo(echo)	, //
	   .data_o(data_o)	  //检测距离，保留3位小数，*1000实现
);
endmodule

五.结果

 参考

https://blog.csdn.net/qq_43546203/article/details/125281386

'非玩家角色
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
fpga过零检测算法
hunterlew的专栏
09-06 8225
算法分为两部分，零点的确定和脉冲波的产生。
基于FPGA的超声波测距（verilog）
weixin_56912944的博客
05-16 6004
基于FPGA的超声波测距，FPGA 产生 10us 脉冲 TRIG 给超声波测距模块，然后以 10us 为单位计算超声波测距模块返回的回响信号 ECHO 的高电平保持时间。ECHO 的高电平保持时间通过一定的换算后可以得到障碍物和超声波测距模块之间的距离（由距离公式计算&进制换算模块实现），我们将最终获得的以 mm 为单位的距离信息显示在 4 位数码管上。
基于FPGA控制的超声波测距系统设计.pdf
07-13
基于FPGA的超声波测距系统设计 为了提升测距系统的性能，研发人员采用了现场可编程门阵列（FPGA）技术。FPGA具有高集成度、高可靠性、快速响应和高测量准确度等特点。系统组成主要包括硬件结构和软件构成两大部分。...
基于FPGA的超声波测距倒车雷达防撞系统设计.pdf
07-13
而基于FPGA（现场可编程门阵列）的超声波测距倒车雷达防撞系统设计，正是利用了超声波测距的非接触式测量特性，结合FPGA强大的并行处理能力，提供了一种高精度的解决方案。 超声波测距技术是一种成熟的距离测量技术...
基于FPGA的超声波测距（二）
08-04
本文主要介绍基于FPGA的超声波测距系统的设计和实现，通过对超声波测距原理的分析，设计了一个基于FPGA的超声波测距系统，并对其进行了实现和测试。 一、超声波测距原理 超声波测距是通过测量超声波在空气中的传播...
使用FPGA开发一个协议转换模块
嵌入式行业打工人，不定期更新博客。
09-01 733
假设我们需要设计一个FPGA系统，该系统能够接收来自以太网的数据包，解析这些数据，然后将解析后的数据通过CAN总线发送出去，同时也能够接收CAN总线上的数据，并通过SPI接口发送给另一个设备。
FPGA概述
Qqyangleiyu的博客
08-27 427
FPGA的工作原理主流的是采用SRAM工艺的LUT结构，LUT本质就是一个RAM，将真值表写入RAM，通过4或者6输入来定位ram中的真值表，然后输出。当FPGA启动时，就会读取flash或者其他存储器中的数据，把真值表写入ram中，当下电时，FPGA就是白片。军用或者航天级别一般采用FLASH或者熔丝与反熔丝工艺的LUT。也就是说不同的使用场景，使用不同的工艺来设计LUT硅片融合是发展趋势。熟悉不同器件在不同应用场景的优缺点熟悉FPGA内的资源有哪些。
【基于FPGA的B超数字波束形成技术案例程序】
最新发布
嵌入式行业打工人，不定期更新博客。
09-01 634
在B超系统中，数字波束形成通常涉及从多个换能器（探头）接收到的回波信号中进行时间延迟和幅度加权，以聚焦和增强来自特定方向（即扫描点）的反射信号。这些处理步骤在FPGA上并行执行，以实现高速、实时的成像。
FPGA案例程序
BABA8891的博客
09-01 504
以下是一个简单的Verilog模块，该模块实现了一个基本的计数器功能。计数器从0开始计数，每当接收到一个时钟信号的上升沿时，计数器的值就会增加，直到达到某个预设的最大值，然后重新从0开始计数（在这个例子中，为了简化，我们没有实现回绕逻辑，而是让计数器继续增加）。由于FPGA编程通常依赖于特定的硬件描述语言（HDL）和FPGA开发环境（如Xilinx Vivado、Intel Quartus等），以下代码将以Verilog HDL为例，并且是一个高度简化的示例，用于说明FPGA编程的基本概念。
基于 XILINX FPGA 的 Cameralink Full 模式相机采集系统技术分析方案
chenlance的专栏
08-29 355
7. **图像采集、识别、可靠存储、高速计算和高可靠性存储不丢帧**：系统实现了图像采集、识别、可靠存储、高速计算等功能，并且保证了高可靠性存储不丢帧，确保了图像数据的完整性和准确性。4. **图像目标识别和质心算法**：具备图像目标识别和质心算法功能，能够自动识别特定目标物体，并计算其质心位置，为后续的分析和处理提供了重要的参数。2. **灵活性**：FPGA 可编程的特点使得系统具有高度的灵活性，可以根据不同的应用需求进行定制化开发，满足各种复杂的图像采集和处理任务。
如何修改imx6ul开发板主频实验
Hetertopia的博客
08-29 825
这个寄存器的第二位就是PLL1_SW_CLK_SEL,也就是可以选择输出哪条时钟频率的位，选择生成pll1_sw_clk的源，因为需要设置pll1_main_clk，所以这里就需要将时钟切换为step_clk，然后设置切换完成过后，我们还需要对step_clk进行时钟频率的配置，上图的24MHz晶振同样进入了step_clk，再观察这个寄存器可以看到此此寄存器的第九位就是对step_clk的配置，使用的是同一个寄存器，既然思路已经理清楚了，那我们就在代码中体现。
fpga图像处理实战-双线性插值算法
weixin_62953178的博客
08-29 177
【代码】fpga图像处理实战-双线性插值算法。
Xilinx实现对数运算
weixin_51418325的博客
09-01 405
本章节使用的数学转换公式如下：由于FPGA输入的是2进制或者16进制数据，转换对数需要先将顶点数据转换成浮点数格式，浮点数符合IEEE 754浮点数据标准，可使用如下工具查询转换结果：在线进制转换-IEE754浮点数16进制转换浮点数在线进制转换,在线进制转换,浮点数,IEE754浮点数转换VIVADO主要使用Floating-point IP，该IP符合IEEE 754浮点数据标准，这里不作详细介绍。
FPGA第 5 篇，FPGA技术优略势，FPGA学习方向，FPGA学习路线（FPGA专业知识的学习方向，FPGA现场可编程门阵列学习路线和方向）
weixin_65793170的博客
08-22 1485
⭐前几篇讲了一下FPGA的发展和应用，以及未来前景，详细，请看，...... 这里我们记录一下，FPGA相关知识的学习路线......
FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门
MAMA6681的博客
09-01 629
FPGA（Field-Programmable Gate Array，现场可编程门阵列）开发入门是一个系统且深入的过程，涉及到硬件设计、编程语言、开发工具等多个方面。
【DSP+FPGA】基于2 个TMS320C6678+ XC7VX690T FPGA 的6U VPX 总线架构的高性能实时信号处理平台
YEYUANGEN的专栏
08-29 464
基于6U VPX架构的高性能实时信号处理平台，该平台采用2片TI的KeyStone系列多核DSP TMS320C6678作为主处理单元，采用1片Xilinx的Virtex-7系列FPGA XC7VX690T作为协处理单元，具有2个FMC子卡接口，各个处理节点之间通过高速串行总线进行互联。板卡采用标准6U VPX欧式板卡设计，具有优良的抗振动设计、散热性能和独特的环境防护设计，适合于航空、航天、船舶等应用场景。
基于fpga的超声波测距
06-06
基于FPGA的超声波测距，可以通过使用FPGA实现超声波测距的信号处理和计算，可以大大提高超声波测距的精度和速度。具体实现步骤如下： 1. 通过超声波传感器发送超声波信号，接收回波信号。 2. 通过FPGA对接收到的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值