计算机组成原理11——流水线

面向流水线设计

单指令周期处理器

• 一条指令的执行，是由 “取得指令——指令译码——执行指令” 。执行这个过程，至少需要花费一个时钟周期。这样，我们一个时钟周期可以执行一条指令，这种设计思路的处理器，就叫做单指令周期处理器。
• 不同指令的执行时间不同，但是我们要让所有指令都在一个时钟周期内完成，所以只能把时钟周期和执行时间最长的指令设置成一样。

现代处理器流水线设计

我们知道指令的执行过程是“取指令-译码-执行”。其实这三步骤也可以再细分。取指令的时候，需要一个译码器把数据从内存里取出来，写入到寄存器。在指令译码的时候，我们需要另外一个译码器，把指令解析成对应的控制信号、内存地址和数据。再执行指令的时候，我们需要一个完成计算工作的ALU。

• 这样,我们就不用把时钟周期设置成整条指令执行的时间。而是可以拆分成完成这样一个小步骤需要的时间。同时，每一个阶段对应的电路完成任务之后，不需要等待整个指令执行完成，而是可以执行下一条指令的对应的阶段。

• 我们把一个指令拆分成“取指令-指令译码-执行指令”这样三个部分，就是一个三级的流水线。如果我们把它拆分成“取指令-指令译码-ALU计算-内存访问-数据回写”他就会变成一个五级的流水线。
• 这样的协作模式就是我们说的指令流水线。这里面每一个独立的步骤，就是流水线阶段或者流水线级。
• 相比于单指令周期处理，现代流水线处理不需要确保最复杂的指令在时钟周期里面执行，只要保障一个最复杂的流水线级的操作在一个时钟周期内完成就好。

超长流水线的性能瓶颈

既然我们可以增加流水线来增加CPU的吞吐率，那么为什么不做成更深的流水线增加性能？

我们现在用来同步时钟周期的，不再是指令级别，而是流水线阶段级别。每一级的流水线对应的输出，都要放到流水线寄存器里面，然后在下一个时钟周期，交给下一个流水线级去处理。所以每增加一级的流水线，就要多一级写入到流水线寄存器的操作。