计算机组成与实践｜流水线

最新推荐文章于 2024-05-21 08:35:53 发布

陰丹士林藍

最新推荐文章于 2024-05-21 08:35:53 发布

阅读量2.4k

点赞数 5

分类专栏： # 嵌入式开发

本文链接：https://blog.csdn.net/qq_45401156/article/details/118093201

版权

嵌入式开发专栏收录该内容

11 篇文章 9 订阅

订阅专栏

流水线概述

MIPS流水线

五个阶段，每个阶段一个步骤
- 取指令(IF)
  从指令存储器中取指令
- 译码(ID)
  译码并读寄存器堆
- 执行(EX)
  执行运算或计算地址
- 访存(MEM)
  访问存储器
- 写回(WB)
  将结果写回寄存器堆

最长的执行阶段决定时钟周期时间

流水线数据通路及其控制

正确的流水线数据通路

指令的信息随着指令的执行在流水线寄存器中保存

在这里插入图片描述

指令信息存储于各级流水线寄存器，在写回时调⽤，避免出错

流水线控制

所有控制信号可以在译码阶段（ID）生成
- 控制信号沿着流水线状态寄存器传递

在这里插入图片描述

流水线冒险

流水线冒险：现流水线在下一个时钟周期不能执行下一条指令的情况

结构冒险(Structural Hazard)

缺乏硬件导致的冒险
MIPS流水线中的存储器使用冲突
- 取指令需要访问寄存器
- 数据传输指令lw和sw需要访问存储器
寄存器的访问冲突
- 在同一个时钟周期内需要写和读寄存器

解决结构冒险

对指令和数据采用分开的L1缓存
- Icache和Dcache

在这里插入图片描述

时钟的前半部分进行写，后半部分进行读
- 上升沿触发寄存器读下降沿触发寄存器写

在这里插入图片描述

数据冒险(Data Hazard)

无法提供指令执行所需要的数据，即需要等待前面的某些指令执行完数据的读写
寄存器导致的数据冒险
- 一条指令的操作数来自于前面的某条指令

           add $s0,$t0,$t1
           sub $t2,$s0,$t3 #第二条指令需要的s0寄存器需要等待前面的指令写回

取数-使用型数据冒险
- 在数据需要使用时，数据还没有从存储器读出

            lw  $s0,20($t1)
            sub $t2,$s0,$t3 #第二条指令需要的s0寄存器需要等待lw指令从存储器中取出数据

在这里插入图片描述

检测数据冒险

设[流水线阶段].Reg[Rs/Rd/Rt]表示某流水线阶段需要的源/目的寄存器
当满足下列条件时会出现数据冒险
- EX/MEM.RegRd=ID/EX.RegRs
- EX/MEM.RegRd=ID/EX.RegRt
- MEM/WB.RegRd=ID/EX.RegRs
- MEM/WB.RegRd=ID/EX.RegRt
只有需要写回寄存器的指令才需要旁路
- 即在MEM或WB阶段需要写入寄存器
目的寄存器不能是$0
- EX/MEM.RegRd!=0
- MEM/WB.RegRd!=0
例如

    add $s0,$t0,$t1
    sub $t2,$s0,$t3

第一条指令的MEM.RegRd=第二条指令的ID.RegRs所以会发生数据冒险

解决数据冒险

旁路（寄存器导致的数据冒险）

前推：在EX级产生结果之后马上发送给下一条指令。

旁路：建立额外的数据通路连接ALU的输出到输入
不需要等待结果写回到寄存器

例如

    add $s0,$t0,$t1
    sub $t2,$s0,$t3

可以建立一条额外的数据通路直接将第一条的ALU输出结果连接到第二条的ALU输入就不用再等待上一条指令的访存和写回阶段

在这里插入图片描述

旁路的数据通路

在这里插入图片描述

旁路多选器的控制信号

Mux control	Source	Explanation
`ForwardA=00`	ID/EX	第一个ALU来自寄存器堆
`ForwardA=10`	EX/MEM	第一个ALU操作数由上一个ALU运算结果旁路获得
`ForwardA=01`	MEM/WB	第一个ALU操作数从数据存储器或者往前数第二条指令的ALU结果中旁路获得
`ForwardB=00`	ID/EX	第二个ALU操作数来自寄存器堆
`ForwardB=10`	EX/MEM	第二个ALU操作数由上一个ALU运算结果旁路获得
`ForwardB=01`	MEM/WB	第二个ALU操作数由数据存储器或者往前数第二条指令的ALU结果旁路获得

旁路条件

EX冒险
- if(EX/MEM.RegWrite and (EX/MEM.RegRd!=0) and(EX/MEM.RegRd=ID/EX.RegRs)) ForwardA=10
- if(EX/MEM.RegWrite and (EX/MEM.RegRd!=0) and (EX/MEM.RegRd=ID/EX.RegRt)) ForwardB=10
MEM冒险
- if(MEM/WB.RegWrite and (MEM/WB.RegRd!=0) and (MEM/WB.RegRd=ID/EX.RegRs)) ForwardA=01
- if(MEM/WB.RegWrite and (MEM/WB.RegRd!=0) and (MEM/WB.RegRd=ID/EX.RegRt)) ForwardB=01
这种生成的旁路信号无法解决潜在数据冒险

    add $1,$1,$2
    add $1,$1,$3
    add $1,$1,$4
    #在这种情况下对于二三条指令EX/MEM.RegRd=ID/EX.RegRs会发生MEM冒险
    #对于第一三条指令有MEM/WB.RegRd=ID/EX.RegRs
    #所以会同时发生EX级和MEM级的数据冒险
    #而EX级的数据是更新的(即第二条指令的结果)
    #所以只需要使用第二第三条指令之间的EX旁路

在这里插入图片描述

所以我们要修改旁路信号生成条件(生成MEM级旁路信号时判断是否有EX级信号)

阻塞（取数-使用冒险）

        lw  $s0,20($t1)
        sub $t2,$s0,$t3

对于第二种数据冒险(取数-使用型)无法使用旁路来解决，因为数据只有在MEM阶段后才能获得
可以阻塞掉一个时钟周期，再通过旁路就能从MEM阶段将数据传输到下一个指令的EX阶段
插入空指令nop阻塞掉一个时钟周期

空指令（nop）：一种不进行任何操作或不改变任何状态的指令

在这里插入图片描述

第二种数据冒险要在译码(ID)阶段检测
取数使用型冒险发生条件：if(ID/EX.MemRead and ((ID/EX.RegRd=IF/ID.RegRd) or (ID/EX.RegRd=IF/ID.RegRt)))
如果有取数-使用型冒险，则阻塞流水线一个时钟周期
实现nop指令
- 将ID/EX寄存器中的控制信号置为0
  - EX MEM WB阶段不进行操作
- 阻止PC和IF/ID寄存器更新
  - 重复译码当前指令
  - 重复提取下一条指令
阻塞一个时钟周期可以让取数操作取得数据，接下来可以旁路到EX级
冒险检测的数据通路：

在这里插入图片描述

通过编译器优化来避免取数-使用型数据冒险
- 例如：

        A=B+E;
        C=B+F;

在这里插入图片描述

控制冒险(Control Hazard)

分支冒险，指令执行不是顺序的，即下一条指令的地址依赖于正在执行的指令
- 无条件分支(j,jal,jr)
- 条件分支(beq,bne)
- 异常
解决方案
- 阻塞
- 提前产生分支结果
- 延迟分支决策
- 分支预测

解决控制冒险

跳转

首先假定分支不会发生(正常PC+4)
在跳转指令完成ID阶段得到跳转地址后清除流水线（此时下一条指令已经取值）

清除（flush）：因发生了意外而丢弃流水线中的指令

用IF.Flush将IF/ID流水线寄存器中的指令置为空指令
跳转指令设置PC,将分支目标地址加入到流水线寄存器

在这里插入图片描述

提前计算分支结果

分支结果在MEM级获得，若等待分支结果（flush），影响性能
计算分支地址
- 将生成分支结果的硬件从EX级移到ID级（加法器、符号扩展）
判断分支条件
- 在ID级决定是否将数据旁路到相等检测单元进行检测
- 如果有分支按照无条件跳转处理
- 提前算分支可能会发生数据冒险,这时候需要阻塞流水线
  - 普通的寄存器冒险:阻塞一次
  - 取数-使用型:阻塞两次
分支旁路
- EX冒险
  - if(IDcontrol.Branch and(EX/MEM.RegRd!=0) and (EX/MEM.RegRd==IF/ID.RegRs) ForwardC=10
- if(IDcontrol.Branch and(EX/MEM.RegRd!=0) and (EX/MEM.RegRd==IF/ID.RegRt) ForwardD=10
- MEM冒险
  - if(IDcontrol.Branch and(MEM/WB.RegRd!=0) and (MEM/WB.RegRd==IF/ID.RegRs) ForwardC=01
  - if(IDcontrol.Branch and(MEM/WB.RegRd!=0) and (MEM/WB.RegRd==IF/ID.RegRt) ForwardD=01

在这里插入图片描述

编译器优化：延迟分支

延迟分支：MIPS编译器将一条指令移到分支指令之后可以延迟分支目的指令的执行从而隐藏分支延迟

在这里插入图片描述

方案A最佳，分支发生概率大时选择方案B，分支不发生概率大时选C

动态分支预测

流水线级数增加，预测错误的代价增加
静态分支预测是粗略的预测方法
动态分支预测
- 分支预测缓存或分支历史记录表
- 分支指令的地址低位索引
- 存储分支结果
执行分支
- 查表，如果预测的结果与上一次结果一样，按照预测结果取指令
- 如果错误，清空流水线，重新执行，并取反预测结果
1位预测器
- 内层循环至少两次预测错误
  - 最后一次预测出错
  - 第一次预测出错
- 每次错误都取反预测结果
2位预测器
- 错误两次再取反
计算分支目标地址
- 结合分支预测器，计算分支目标地址
- 分支目标缓存
  - 缓存分支目标地址
  - 取指令时，由PC中的地址索引
    - 如果预测正确，且分支指令发生，则直接从缓存中提取目标地址

异常

异常指打断程序正常执行的突发事件，会改变指令执行顺序

异常exceptions）
- 产生原因可能来自处理器内部或者外部
- 例如，使用未定义的指令，算术溢出，系统调用
- 与程序执行同步，必须停止随后的指令在流水线中运行
中断（Interrupt）
- 由处理器外部引起的事件
- 例如I/O设备请求
- 与程序执行不同步，可以等流水线中指令执行结束再处理
处理异常和中断会牺牲系统性能