笔记
文章平均质量分 53
m0_57430955
这个作者很懒,什么都没留下…
展开
-
期末实验二
一.实验目的掌握层次化建模的设计方法,能够利用学习过的知识来编写具有一定功能的电路,能够熟练使用各种开发软件完成设计的仿真和硬件实现,最终的设计能够在开发板中经过实际操作验证无误,完成整个设计流程。二.实验内容篮球的24秒计时数计电路设计三.实验要求代码需做到如下要求(1)具有24s倒计时功能。(2)设置外部操作开关,控制计时器的直接清零、启动和暂停/连续功能。3)计时器为24s递减时,计时间隔为1s(4)计时器递减到零时,数码显示器不能灭灯四.设计思想和过程本实验为计数器电路的简单变形,原创 2021-07-01 15:12:24 · 89 阅读 · 0 评论 -
实验四
一.实验目的能运用Quartus 与 Modelsim 联合仿真二.实验内容参照教材上代码进行联合仿真三.实验原理按照视频上的内容,书写和运行代码,完成仿真四.实验工具电脑和Quartus , Modelsim软件五.实验过程截图六.实验视频【QQ录屏20210701130430-哔哩哔哩】https://b23.tv/mjmksd【QQ录屏20210701131453-哔哩哔哩】https://b23.tv/fH0KR3七.实验代码module adder_sign原创 2021-07-01 13:33:46 · 94 阅读 · 0 评论 -
期末实验三
一.实验目的加强对行为级建模的掌握二.实验内容用verilog代码与Modelsim软件实现行为级建模三.实验原理按照视频上的内容,书写和运行代码,完成仿真四.实验工具Modelsim软件五.实验过程截图六.实验视频【bandicam 2021-06-29 12-49-41-828-哔哩哔哩】https://b23.tv/LON9NJ七.实验代码module digital(TimerH, TimerL, over, Reset,Stop,clk);output [6:0]原创 2021-06-29 20:54:52 · 104 阅读 · 0 评论 -
期末实验一
一.实验目的能运用Quartus 与 Modelsim 联合仿真二.实验内容用verilog代码实现图6.91的FSM三.实验原理按照视频上的内容,书写和运行代码,完成仿真四.实验工具电脑和Quartus , Modelsim软件五.实验过程截图六.实验代码module seqmealy(Clock,Resetn,w,z);input Clock,Resetn,w;output reg z;reg [2:1]y,Y;parameter [2:1]A=2’b00,B=2’b01,C=2’原创 2021-06-27 15:19:24 · 60 阅读 · 0 评论 -
2021-04-19
一.实验目的能运用Quartus 与 Modelsim 联合仿真二.实验内容参照教材《数理逻辑基础与verilog设计》P38的图2.36 与2.37的代码进行联合仿真三.实验原理按照视频上的内容,书写和运行代码,完成仿真四.实验工具电脑和Quartus , Modelsim软件五.实验过程截图六.实验视频七.实验代码...原创 2021-05-07 22:10:53 · 63 阅读 · 0 评论