HDLBits学习记录day1

答案来自https://github.com/Shengrong-LSR/HDLBits-Solutions-Verilog

第一日学习：verilog language基础部分的basics、vectors两块共17题

其中Four-input gates（gate）

assign out_and = ∈
assign out_or = |in;
assign out_xor = ^in;

不是很懂这里的意思，首先按位与、或、异或前面什么都没有代表什么

还有一点就是按位操作后输出的值应该与原来的数值位数相同，这里按位操作后输出应该还是四位，但是输出只设置了一位，即输出只保留[0]位。

more repication(Vector5) 答案代码学习一下，比较简洁

assign concat1 = {{5{a}}, {5{b}}, {5{c}}, {5{d}}, {5{e}}};
assign concat2 = {5{a, b, c, d, e}};
assign out = ~concat1 ^ concat2;