74HC165芯片(学习记录)

引脚定义

CP时钟最大72MHz,CE拉低时时钟才有效,PL拉低读取并行引脚数据8位,拉高时在时钟上升沿将数据由高位到低位通过Q7串行引脚输出数据。

先CE拉低,PL拉低读取数据,PL拉高,CLK上升沿输出数据

接线

级联

参考资料:

74HC165使用说明-CSDN博客 

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值