引脚定义 CP时钟最大72MHz,CE拉低时时钟才有效,PL拉低读取并行引脚数据8位,拉高时在时钟上升沿将数据由高位到低位通过Q7串行引脚输出数据。 先CE拉低,PL拉低读取数据,PL拉高,CLK上升沿输出数据 接线 级联 参考资料: 74HC165使用说明-CSDN博客