SV基础知识5---线程与线程间的通信

最新推荐文章于 2023-08-22 21:51:48 发布
最新推荐文章于 2023-08-22 21:51:48 发布
阅读量4.9k 收藏 100
点赞数 9
分类专栏： systemverilog 文章标签： 多线程 systemverilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_59670134/article/details/119517618
版权
本文介绍了SystemVerilog中的线程通信机制，包括线程的使用和控制，如wait fork、disable fork。重点讨论了线程间的通信方式：event事件用于通知，semaphore旗语用于资源的互斥访问，mailbox信箱实现线程间的数据通信。通过比较，阐述了各种通信方式在不同场景下的应用选择。
摘要由CSDN通过智能技术生成

目录

1 线程的使用

2 线程的控制

wait  fork  和  disable  fork  

3 线程间的通信

概述 

event事件  （@边沿阻塞和wait触发  通知的需求）

semaphore旗语（semaphore的操作  资源共享的需求）

mailbox信箱（mailbox信箱的操作  数据通信的需求）

通信要素的比较

1 线程的使用

线程就是独立运行的程序。verilog中对initial语句块主要有两种分组方式：

begin ...end:中的语句顺序执行

fork...join中的语句以并发方式执行

2 线程的控制

在sv中，新增了fork...join_any   fork...join_none   语句，其区别如下图

wait  fork  和  disable  fork  

wait  fork :等待所有子线程结束

disable 线程名：指定需要停止的线程

disable fork:停止当前线程中衍生出来未执行的所有子线程。

注意：若没有disable,则task会结束，但内部未完成的线程仍将执行。

3 线程间的通信

概述 

测试平台中所有的线程都需要同步并交换数据。

一个线程需要等待另一个线程--------------->> 事件event

多个线程可能同时访问同一个资源-------->> 旗语semophore

线程之间可能需要交换数据---------------->> 信箱mailbox

所有这些数据交换和同步称为线程间的通信（IPC Interprocsss Communication）

最低0.47元/天 解锁文章
持续学习_ing
关注
专栏目录
〖Python语法进阶篇⑤〗 - 进程间的通信
易编橙 · 终身成长社群，相遇已是上上签！
04-10 4万+
今天的章节我们来学习一下进程之间的通信，通过前面章节的学习我们都知道 `进程在创建之后是没有办法获取返回值的` 。但有的时候两个进程之间需要进行相互之间的配合才能完成工作，这就需要今天所要学习的主题：`通信` 的帮助。接下来我们就学习一下 `进程的通信` 都需要那些知识吧。
systemverilog在for循环中使用fork_join和fork_join_none的区别
热门推荐
XtremeDV
03-12 2万+
我想在一个for循环中fork_join或者fork_join_none语句实现多线程， 假如我使用经典的方法：for(int index=0;index<14;index++)begin automatic int idx=index; fork begin `uvm_do_on(sequence_inst,p_sequencer.m...
SV学习笔记—线程之间的通信（事件event、信箱mailbox、旗语semaphore）
不定期分享IC验证学习笔记
01-28 1万+
0.前言 若多个线程之间想要进行数据交换或者知道彼此的状态以决定执行什么线程，SV中通过event、mailbox、semaphore来进行线程通信。其中event是2个线程之间的通信，semaphore是≥2个线程之间的通信。 1.事件event 当我们需要一个进程在另一个进程触发事件的时候运行该怎么办？SV中引入了event来解决这个问题。其语法如下： 触发：-> （非阻塞）（类比于接电话） 等待：@ or wait（阻塞）（类比于打电话） 注意：若用->和@搭配，一定要先@再-
SV--线程（一）
创芯人--fly的博客
07-26 1141
线程的使用和控制
SV--线程(semaphore）
创芯人--fly的博客
07-30 2079
线程之semaphore
SV学习笔记（1）
yuyi111c的博客
03-17 2571
学习目标： SV绿皮书第二章：数据类型 学习内容： 1.logic 不能有多个结构性驱动 2. 四值逻辑类型 二值逻辑类型 integer、logic、reg、net-type（wire、tri） byte、shortint、int、longint、bit 有符号 无符号 byte、shortint、int、longint、integer bit、logic、reg、net-type（wire、tri） byte a=8'b1000_0000; bit [8:0
SV 学习笔记（五）线程
baidu_36202094的博客
06-28 1230
SV 学习笔记
C ++ STL中列出pop_front()函数用法
weixin_51060040的博客
12-10 1万+
在本文中，我们将讨论C ++中pop_front()函数的工作，语法和示例。 什么是STL中的列表 列表是一种数据结构，允许按时间顺序在任意位置进行插入和删除。列表被实现为双向链接列表。列表允许非连续的内存分配。与数组，向量和双端队列相比，列表在容器中的任何位置执行元素的插入提取和移动效果更好。在列表中，对元素的直接访问很慢，并且列表与forward_list相似，但是转发列表对象是单个链接列表，并且只能迭代转发。 什么是pop_front() pop_front()是C ++ STL中的内置函数，
system verilog基础知识总结与复习（线程及线程间的通信）
silva_94的博客
09-29 774
一、什么是线程？ 线程是指程序能够独立运行的最小单位，在verilog中有两种形式，分别为begin end 和fork join，SV在这基础上新增了两种类型，为fork join_any和fork join_none。 二、fork join、fork join_any和fork join_none的区别？ fork join：块内语句并行执行，且需要每一个语句块都执行完毕才能继续往下执行。 fork join_any：块内语句并行执行，其中有任...
解读进程与线程区别、进程间通信
weixin_42724176的博客
03-12 545
解读进程与线程区别、进程间通信 把简单的问题回答得不简单，谓之深度 01 前言 记得大学学习操作系统的时候，心里就想着这是啥子东西，然后面试的时候我们就想着为啥我没有学过这东西。当你确定好方向之后一般就很少去关注方向之外的东西，就比如我选择了前端开发，就很少关注操作系统和计算机基础的东西，但是面试却常考这些似乎比较偏僻的知识点。 我们常说一面面试会考你基础，这个基础可不是你方向的基础知识，...
进程间通信之信号量
煮酒论英雄
09-05 336
1、进程间通信概述 一般情况下，系统中运行着大量的进程，而每个进程之间并不是相互独立的，有些进程之间经常需要互相传递消息。但是每个进程在系统中都有自己的地址空间，操作系统通过页表和实际物理内存所关联，不允许其他进程随意进入。因此，就必须有一种机制既能保证进程之间的通信，又能保证系统的安全，即进程间通信机制——IPC（Inter_Process Communication）。 Linux中的内存...
SV(5)-线程的使用,控制和通信
qq_44943193的博客
06-22 1754
线程的使用与控制
#systemverilog# 进程控制问题#（五）关于 disable fork陷阱篇1
那么菜的博客
07-09 633
请注意一种特殊情况：当begin...end 嵌套与 fork...join 中时，且他们之间没有其它任何额外进程，此时begin...end 中的语句还是顺序执行，此时相当于一个单进程。此例子就是一个典型的顺序块和并行块混合的例子。仿真结果: 只有thread_2_2_1 和 thread_2_2_2_1 线程被killed, 其它正常运行和退出。此例子就是一个典型的顺序块和并行块混合的例子。动态进程：fork...join_any 、fork...join_none 发起；
system verilog 处理子进程（关闭/等待/跳转）
踩坑记录
09-15 2274
如何关闭 fork 里某个子进程?disable语句可以用在task或者块中去终止指定的task或块，包括终止disable语句所在的块或者task。disable也可以用在function中去终止task或者块，但不能用于终止function。当在function中用dsiable语句终止了一个task或者块，而这个task或者块刚好又是这个function的caller，这种情况的结果是未知的。方法：给每个begin end块起个名字，然后就可以在该begin end中关闭该子进程。
IC验证SV笔记23822--数据类型
最新发布
weixin_46046124的博客
08-22 158
verilog中有寄存器类型reg和net类型wireSV引入logic，为了方便验证人员驱动和连接硬件模块，省去考虑是用reg还是wire。SV的设计初衷是为了软件硬件分开verilog是HDL硬件描述语言，倾向于设计人员自己懂的。SV侧重于验证的语言，其实就是verilog 3.0，完全兼容。logic是四值逻辑，可以表示01xzbit:1bit；int:32bit；byte:8bit；time:四状态64bit无符号bit只有0和1。
IC验证知识总结系列（持续更新）—— SV-数据与变量
酸奶爱好者的博客
02-10 1008
芯片验证：断言、SV（4部分）、UVM、验证方法学（流程详解、工具使用）、项目介绍、面经。
SV面试常问知识点总结
qq_48213249的博客
07-17 597
因此使用interface接口进行连接，不仅可以简化代码，而且提高可重用性，除此之外，interface内部提供了其他一些功能，用于测试平台与DUT之间的同步和避免竞争。：现在有定义好的三个子线程do1,do2,do3，在task中并行运行这三个子线程，其中只要有任何一个线程结束，都退出并行运行块，并打印DONE。:在interface内部我们可以定义clocking块，可以使得信号保持同步,对于接口的采样vrbg和驱动有详细的设置操作，从而避免TB与 DUT的接口竞争，减少我们由于信号竞争导致的错误。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值