ZYNQ_AXI协议介绍

最新推荐文章于 2024-05-01 21:00:19 发布
最新推荐文章于 2024-05-01 21:00:19 发布
阅读量816 收藏 2
点赞数 2
分类专栏： # ZYNQ_通信协议 文章标签： fpga开发
原文链接：https://blog.csdn.net/ivy_reny/article/details/56274238
版权

0.绪论

    AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA3.0中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。AMBA4.0将其修改升级为AXI4.0。

    AMBA4.0 包括AXI4.0、AXI4.0-lite、ACE4.0、AXI4.0-stream。

    AXI4.0-lite是AXI的简化版本，ACE4.0 是AXI缓存一致性扩展接口，AXI4.0-stream是ARM公司和Xilinx公司一起提出，主要用在FPGA进行以数据为主导的大量数据的传输应用。

1.简介

1.1 AXI协议特点

AMBA AXI协议支持支持高性能、高频率系统设计。

  • 适合高带宽低延时设计
  • 无需复杂的桥就能实现高频操作
  • 能满足大部分器件的接口要求
  • 适合高初始延时的存储控制器
  • 提供互联架构的灵活性与独立性
  • 向下兼容已有的AHB和APB接口
关键特点：
  • 分离的地址/控制、数据相位
  • 使用字节选通，支持非对齐的数据传输
  • 基于burst传输，只需传输首地址
  • 读、写数据通道分离，能提供低功耗DMA
  • 支持多种寻址方式
  • 支持乱序传输
  • 易于添加寄存器级来进行时序收敛

1.2 AXI读写架构

    AXI协议是基于burst的传输，并且定义了以下5个独立的传输通道：读地址通道、读数据通道、写地址通道、写数据通道、写响应通道。

    地址通道携带控制消息，用于描述被传输的数据属性；数据传输使用写通道来实现master到slave的传输，slave使用写响应通道来完成一次写传输；读通道用来实现数据从slave到master的传输。


图1-1 读架构


图1-2 写架构

    AXI使用基于VALID/READY的握手机制数据传输协议，传输源端使用VALID表明地址/控制信号、数据是有效的，目的端使用READY表明自己能够接受信息。

  • 读/写地址通道：读、写传输每个都有自己的地址通道，对应的地址通道承载着对应传输的地址控制信息。
  • 读数据通道：读数据通道承载着读数据和读响应信号包括数据总线（8/16/32/64/128/256/512/1024 bit）和指示读传输完成的读响应信号。
  • 写数据通道：写数据通道的数据信息被认为是缓冲（buffered）了的，master无需等待slave对上次写传输的确认即可发起一次新的写传输。写通道包括数据总线（8/16...1024 bit）和字节线（用于指示8 bit 数据信号的有效性）。
  • 写响应通道：slave使用写响应通道对写传输进行响应。所有的写传输需要写响应通道的完成信号。

1.3 接口和互联

    AXI协议提供单一的接口定义，能用在下述三种接口之间：master/interconnect、slave/interconnect、master/slave。
可以使用以下几种典型的系统拓扑架构：

  • 共享地址与数据总线
  • 共享地址总线，多数据总线
  • multilayer多层，多地址总线，多数据总线
    在大多数系统中，地址通道的带宽要求没有数据通道高，因此可以使用共享地址总线，多数据总线结构来对系统性能和互联复杂度进行平衡。



寄存器片（Register Slices）：
每个AXI通道使用单一方向传输信息，并且各个通道直接没有任何固定关系。因此可以可以在任何通道任何点插入寄存器片，当然这会导致额外的周期延迟。
使用寄存器片可以实现周期延迟（cycles of latency）和最大操作频率的折中；使用寄存器片可以分割低速外设的长路径。

2. 信号描述

表2-1 全局信号

信号名源描述
ACLK时钟源全局时钟信号
ARESETn复位源全局复位信号，低有效

表2-2 写地址通道信号

信号名源描述
AWIDMaster写地址ID，用来标志一组写信号
AWADDRMaster写地址，一次突发写的首地址
AWLENMaster突发长度，突发写传输数据的个数
AWSIZEMaster突发大小，每次突发传输的字节数
AWBURSTMaster突发类型，FIXED，INCR，WRAP
AWLOCKMaster总线锁信号，normal, exclusive, locked
AWCACHEMasterCache类型，表明一次事务是怎样通过系统的
bufferable, cacheable, read-allocate, write-allocate
AWPROTMaster保护类型，传输的特权级及安全等级
AWQOSMaster质量服务QoS，可作为安全级标志
AWREGIONMaster域标记，可以实现一个物理地址与多个逻辑地址的映射，也可以对某些地址进行保护
AWUSERMaster用户自定义信号
AWVALIDMaster有效信号，表明此通道的地址控制信号有效
AWREADYSlave从设备已经准备好接受地址和控制信息

表2-3 写数据通道信号

信号名源描述
WIDMaster一次写传输的ID
WDATAMaster写数据
WSTRBMaster写数据有效的字节线，用来表明哪8bits数据是有效的
WLASTMaster突发写传输的最后一个数据
WUSERMaster用户自定义信号
WVALIDMaster写有效
WREADYSlave表明从机可以接收写数据

表2-4 写响应通道信号

信号名源描述
BIDSlave写响应ID
BRESPSlave写响应，表明写事务的状态
OKAY，EXOKAY，SLVERR，DECERR
BUSERSlave用户自定义信号
BVALIDSlave写响应有效
BREADYMaster表明主机能够接收写响应

表2-5 读地址通道信号

信号名源描述
ARIDMaster读地址ID，用来标志一组写信号
ARADDRMaster读地址，一次突发读的首地址
ARLENMaster突发长度，突发读传输数据的个数
ARSIZEMaster突发大小，每次突发传输的字节数
ARBURSTMaster突发类型，FIXED，INCR，WRAP
ARLOCKMaster总线锁信号，normal, exclusive, locked
ARCACHEMasterCache类型，表明一次事务是怎样通过系统的
bufferable, cacheable, read-allocate, write-allocate
ARPROTMaster保护类型，传输的特权级及安全等级
ARQOSMaster质量服务QoS，可作为安全级标志
ARREGIONMaster域标记，可以实现一个物理地址与多个逻辑地址的映射，也可以对某些地址进行保护
ARUSERMaster用户自定义信号
ARVALIDMaster有效信号，表明此通道的地址控制信号有效
ARREADYSlave从设备已经准备好接受地址和控制信息

表2-6 读数据通道信号

信号名源描述
RIDMaster一次读传输的ID
RDATAMaster读数据
RRESPMaster读响应，表明读传输的状态
RLASTMaster突发读传输的最后一个数据
RUSERMaster用户自定义信号
RVALIDMaster读有效
RREADYSlave表明从机可以接收读数据

表2-7 低功耗接口信号

信号名源描述
CSYSREQ时钟控制器系统退出低功耗请求，此信号从“时钟控制器”到“外设"
CSYSACK外设退出低功耗状态确认
CACTIVE外设外设请求时钟有效

3. 读写传输

3.1 握手过程

    5个传输通道均使用VALID/READY信号对传输过程的地址、数据、控制信号进行握手。使用双向握手机制，传输仅仅发生在VALID、READY同时有效的时候。下图是几种握手机制：


图 3-1 VALID before READY


图 3-2 READY before VALID


图 3-3 VALID with READY

3.2 通道信号要求

通道握手信号：每个通道有自己的xVALID/xREADY握手信号对。

写地址通道：当主机驱动有效的地址和控制信号时，主机可以断言AWVALID，一旦断言，需要保持AWVALID的断言状态，直到时钟上升沿采样到从机的AWREADY。AWREADY默认值可高可低，推荐为高（如果为低，一次传输至少需要两个周期，一个用来断言AWVALID，一个用来断言AWREADY）；当AWREADY为高时，从机必须能够接受提供给它的有效地址。

写数据通道：在写突发传输过程中，主机只能在它提供有效的写数据时断言WVALID，一旦断言，需要保持断言状态，知道时钟上升沿采样到从机的WREADY。WREADY默认值可以为高，这要求从机总能够在单个周期内接受写数据。主机在驱动最后一次写突发传输是需要断言WLAST信号。

写响应通道：从机只能它在驱动有效的写响应时断言BVALID，一旦断言需要保持，直到时钟上升沿采样到主机的BREADY信号。当主机总能在一个周期内接受写响应信号时，可以将BREADY的默认值设为高。

读地址通道：当主机驱动有效的地址和控制信号时，主机可以断言ARVALID，一旦断言，需要保持ARVALID的断言状态，直到时钟上升沿采样到从机的ARREADY。ARREADY默认值可高可低，推荐为高（如果为低，一次传输至少需要两个周期，一个用来断言ARVALID，一个用来断言ARREADY）；当ARREADY为高时，从机必须能够接受提供给它的有效地址。

读数据通道：只有当从机驱动有效的读数据时从机才可以断言RVALID，一旦断言需要保持直到时钟上升沿采样到主机的BREADY。BREADY默认值可以为高，此时需要主机任何时候一旦开始读传输就能立马接受读数据。当最后一次突发读传输时，从机需要断言RLAST。

AXI协议要求通道间满足如下关系：

  • 写响应必须跟随最后一次burst的的写传输
  • 读数据必须跟随数据对应的地址
  • 通道握手信号需要确认一些依耐关系

3.3 通道握手信号的依赖关系

为防止死锁，通道握手信号需要遵循一定的依赖关系。

（1）VALID信号不能依赖READY信号。

（2）AXI接口可以等到检测到VALID才断言对应的READY，也可以检测到VALID之前就断言READY。

下面有几个图表明依耐关系，单箭头指向的信号能在箭头起点信号之前或之后断言；双箭头指向的信号必须在箭头起点信号断言之后断言。


图 3-4 读传输握手依赖关系


图 3-5 写传输握手依赖关系


图 3-6 从机写响应握手依赖关系

3.3 传输结构

3.3.1 地址结构

    AXI协议是基于burst的，主机只给出突发传输的第一个字节的地址，从机必须计算突发传输后续的地址。突发传输不能跨4KB边界（防止突发跨越两个从机的边界，也限制了从机所需支持的地址自增数）。

3.3.2 突发长度

    ARLEN[7:0]决定读传输的突发长度，AWLEN[7:0]决定写传输的突发长度。AXI3只支持1~16次的突发传输（Burst_length=AxLEN[3:0]+1），AXI4扩展突发长度支持INCR突发类型为1~256次传输，对于其他的传输类型依然保持1~16次突发传输（Burst_Length=AxLEN[7:0]+1）。

    burst传输具有如下规则：

  • wraping burst ,burst长度必须是2,4,8,16
  • burst不能跨4KB边界
  • 不支持提前终止burst传输
    所有的组件都不能提前终止一次突发传输。然而，主机可以通过解断言所有的写的strobes来使非所有的写字节来减少写传输的数量。读burst中，主机可以忽略后续的读数据来减少读个数。也就是说，不管怎样，都必须完成所有的burst传输。

注：对于FIFO，忽略后续读数据可能导致数据丢失，必须保证突发传输长度和要求的数据传输大小匹配。

3.3.3 突发大小

ARSIZE[2:0],读突发传输；AWSIZE[2:0],写突发传输。

AxSIZE[2:0]bytes in transfer
'b0001
'b0012
'b0104
'b0118
'b10016
'b10132
'b11064
'b111128

3.3.4 突发类型

FIXED：突发传输过程中地址固定，用于FIFO访问。

INCR：增量突发，传输过程中，地址递增。增加量取决AxSIZE的值。

WRAP：回环突发，和增量突发类似，但会在特定高地址的边界处回到低地址处。回环突发的长度只能是2,4,8,16次传输，传输首地址和每次传输的大小对齐。最低的地址整个传输的数据大小对齐。回环边界等于（AxSIZE*AxLEN）。

AxBURST[1:0]burst type
'b00FIXED
'b01INCR
'b10WRAP
'b11Reserved

Start_Address = AxADDR
Number_Bytes = 2 ^ AxSIZE
Burst_Length = AxLEN + 1
Aligned_Addr = (INT(Start_Address / Number_Bytes)) x Number_Bytes。//INT表示向下取整。

对于INCR突发和WRAP突发但没有到达回环边界，地址由下述方程决定：

Address_N = Aligned_Address + (N-1) x Number_Bytes

WRAP突发，突发边界：

Wrap_Boundary=(INT(Start_Address / (Number_Bytes x Burst_Length))) x (Number_Bytes x Burst_Length)

3.3.5 数据读写结构

    WSTRB[n:0]对应于对应的写字节，WSTRB[n]对应WDATA[8n+7:8n]。WVALID为低时，WSTRB可以为任意值，WVALID为高时，WSTRB为高的字节线必须指示有效的数据。

3.3.6 读写响应结构

读传输的响应信息是附加在读数据通道上的，写传输的响应在写响应通道。

RRESP[1:0],读传输

BRESP[1:0],写传输

OKAY('b00):正常访问成功

EXOKAY('b01):Exclusive 访问成功

SLVERR('b10):从机错误。表明访问已经成功到了从机，但从机希望返回一个错误的情况给主机。

DECERR('b11):译码错误。一般由互联组件给出，表明没有对应的从机地址。



阿妹有点甜
关注
  • 2
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议
10-28
详解ZYNQ里AXI4&AXI4;-Lite&AXI4;-Stream协议，非常详细的资料
Zynq AXI介绍
weixin_44877786的博客
02-15 1377
1、简介 在Zynq MIO和EMIO中，介绍了用EMIO能实现PS 端与 PL 端的交互；但是PS 与 PL 最主要 的连接方式则是AXI接口。 2、PL端AXI相关的软核 在IP搜索栏中输入‘AXI’，可以看到Vivado中已经集成了很多AXI相关的软核，这些软核可直接连接PS端的AXI总线，用户可根据需求直接调用。下面举例说明。 3、AXI GPIO IP AXI GPIO IP 核为 AXI 接口提供了一个通用的输入/输...
ZYNQ之AXI简介
MTIS的博客
01-29 2577
处理器系统与可编程逻辑的接口 如前所述，Zynq 的表现不仅仅依赖于它的两个组成部分 PS 和 PL 的特性，还在于能把两者协同起来形成完整、集成的系统的能力。这其中起关键作用的，是一组高度定制的 AXI 互联和接口用来在两个部分之间形成桥梁。另外，在 PS 和 PL 之间还有一些其他类型的连接，特别是 EMIO。本节讨论 PS 和 PL 之间的连接，并探讨如何使用这些连接。我们从介绍 AXI 标准开始，这是大多数连接的基础。 AXI 标准 AXI 表示的是高级可扩展接口（Advanced eX...
zynq AXI 基础
think ofu
06-08 1098
ZYNQ中的AXI接口共有9个，主要用于PS与PL的互联，包含以下三个类型： . AXI_ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。 . AXI_HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四个，PL模块作为主设备连接。主要用于PL访问PS上的存储器（DDR和On-Chip RAM） . AXI_GP接口，是通用的AXI接口，总共有四个，包括两个32位主设备接口和两个32位从设备接口。 AXI（A
AXI总线要点
noteforarm的博客
09-25 910
AXI4.0是ARM公司提出的AMBA 3.0协议的升级版，是一种高性能、高带宽、低延迟的片内总线，具有总线的地址/控制和数据通道是分离的；支持不对齐的数据传输；在突发传输中，只需要首地址；同时具有分离读/写数据通道；更加容易进行时序收敛。 5个独立通道 写地址通道（Write address channel，AW）；写数据通道（Write data channel，W）；写响应通道（Write response channel，B）；读地址通道（Read address channel，AR）；读数据
通信协议（AXI）
热门推荐
spx1164376416的博客
11-15 2万+
一、AXI简介 SoC片上总线尚处于发展阶段，不像微机总线那样成熟，目前还没有统一的标准，因此各大厂商和组织纷纷推出自己的标准，以便在未来的SoC片上总线标准中占有一席之地。ARM公司就在1995年推出了自己的总线——AMBA（Advanced Microcontroller Bus Architecture，高级微处理器总线架构）。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。 AMBA3.0中新增加了一种总线——AXI（Adva
AXI协议详解
weixin_43373901的博客
07-14 1万+
AXI协议简介 Advanced eXtensible Interface（AXI）是为了满足高性能系统设计而定义的一套独立通道协议，首次是在2003年发布的AMBA3标准中出现，经历AMBA4,目前已经到达AMBA5版本。 AXI包括AXI与AXI-Lite两个版本。 AXI满足如下的特性：– 适合于高带宽，低延迟的设计–关键特性如下：AXI结构 AXI作为ARM标准的接口协议，主要应用在片内系统互联设计中。可实现不同IP之间通过标准的互联总线进行交互。片内各协议之间都可以实现方便的协议转换，完成系统内
AXI协议
wu_lw829的博客
05-09 4967
AMBA AXI支持高性能、高速的系统设计。
ZYNQ学习篇1-AXI学习笔记
weixin_42348938的博客
01-13 1589
ZYNQ学习篇-AXI学习一、AXI简介1.AXI总述2.AXI总线概述3.AXI接口概述4.AXI协议概述4.1 AXI协议-握手协议二、AXI4-Lite 源码学习1. 自定义AXI IP核2. 分析源码3.总结三、源码测试1.封装IP核 一、AXI简介 1.AXI总述 ZYNQ 将高性能 ARM Cotex-A 系列处理器与高性能 FPGA 在单芯片内紧密结合，在将不同工艺特征的处理器与 FPGA 融合在一个芯片上之后，片内处理器与 FPGA 之间的互联通路就成了 ZYNQ 芯片设计的重中之重。如果
AXI总线技术简介——ZYNQ PS和PL的互联技术
BIGMAC的博客
11-02 4347
AXI总线技术简介——ZYNQ PS和PL的互联技术1.AXI总线介绍2.AXI协议通道介绍3.ZYNQ芯片内部的AXI总线4.常用AXI接口IP介绍5. 多个AXI接口互联交互 1.AXI总线介绍 AXI全称Advanced Extensible Interface，是Xilinx从6系列的FPGA开始引入的一个接口协议，主要描述了主设备和从设备之间的数据传输方式。AXI协议在Xilinx的ZYNQ系列芯片中继续使用，协议版本是AXI4。 ZYNQ为Xilinx推出的首款将高性能ARM Cortex-A9
Zynq Fpga图像处理之AXI接口应用——axi_lite接口使用
weixin_41895751的博客
08-03 4663
结合xilinx官方的AXI Lite设计模板，给出了灵活自定义修改的一般方法。最后通过简要的的读写模块对此自定义AXI Lite 模块进行了PS端对PL端的读写测试。测试结果表明，此自定义模块高效实用，读写准确，本文提供的方法可灵活应用到各类zynq设计架构中去。...
AXI-full.zip_AXI_DDR AXI_alongfdd_axi ddr
09-21
axi协议中的full子协议，可用于直接访问zynq器件的ddr器件。
ZYNQ使用AXI40-HP协议读DDR数据修改后的IP核.zip
11-15
修改了官方IP核，具体介绍见博客
Zynq AXI协议详细官方文档（全英文，有重点标记）
03-11
适合想细致了解AXI协议人群，可接受全英文者。官方文件名：IHI0022D_amba_axi_protocol_spec、ug1037-vivado-axi-reference-guide
玩转Zynq连载3——AXI总线协议介绍1.docx
10-31
玩转Zynq连载3——AXI总线协议介绍1.docx
『FPGA通信接口』DDR(3)DDR3颗粒读写测试
余生芳华，灵魂共舞
04-30 977
介绍DDR3颗粒的测试方法，测试项目与测试策略，给出测试程序分析和测试结果分析，是用好DDR的必经之路。
FPGA实现图像处理之【直方图均衡-寄存器版】
xzs520xzs的博客
04-28 624
直方图的全称为灰度直方图，是对图像每一灰度间隔内像素个数的统计。即对一张图片中每隔二灰度值的像素数量做统计，然后以直方图的形式展现出来。图下的亮暗分布在直方图中就可以一目了然，直方图在图像前端和后端处理中都有广泛的应用，比如图像的直方图均衡、图像自动曝光控制和图像特征提取等。
基于PCIE4C的数据传输（三）——使用遗留中断与MSI中断
wjh776a68的博客
04-30 886
本文继续基于PCIE4C IP核实现主机（RHEL 8.9）与FPGA（Xilinx Ultrascale+HBM VCU128开发板）间DMA数据传输时的中断控制。
复旦微JFM7VX690计算后IO接口模块，用于雷达信号处理、数据处理等需要高速密集计算的应用场景
最新发布
YEYUANGEN的专栏
05-01 626
对外提供10G以太网接口承载业务数据、对外提供千兆以太网接口承载管理数据等，是一款国产自主可控，集高性能、低功耗、高可靠性于一体的计算接口模块，可广泛应用于***、***、科研、通讯等领域。计算后IO接口模块主要由复旦微JFM7VX690型FPGA、国产以太网收发器YT8521、国产BMC芯片GD32F450、国产CPLD芯片EF2L45BG256B、国产内存颗粒等主要芯片组成，采用标准6U VPX尺寸设计。● 提供2路1G以太网接口和1路10G MPO光纤接口；● 5路RS422接口；
zynq7020 axi 总线
08-25
在ZYNQ中，有三种支持AXI总线的接口，用的都是AXI协议。这三种AXI总线分别是。AXI总线协议通常分为主（master）和从（slave）两端，它们之间通过一个AXI Interconnect相连接，提供了一种将一个或多个AXI主设备连接到...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值