【二级运放】设计流程——Part1

已于 2024-03-25 16:00:59 修改
阅读量2.6k 收藏 40
点赞数 38
分类专栏： IC 文章标签： 硬件工程
于 2024-03-25 03:00:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_59946501/article/details/136989131
版权
本文详细介绍了运放设计的关键步骤，包括设计流程、主要指标（如VDD、负载电容、功耗、增益、GBW等）、运放与比较器的区别，以及不同结构类型的运放选择。还涵盖了工艺库调研中需要注意的参数如MOS管特性、电阻精度和电容密度。
摘要由CSDN通过智能技术生成

课程大纲

Part 1：运放设计流程——运放指标——设计规格书——结构选取——工艺库调研

Part 2：运放原理讲解——参数计算

Part 3：前仿真（包括PVT）——调电路

Part 4：版图绘制

Part 5：后仿真、后方迭代

课程视频链接：https://www.bilibili.com/video/BV1ec41147e1/?share_source=copy_web&vd_source=d335450c318292424bfdfeaa0aa1bed3
 

一、运放设计流程

二、运放设计指标

1.电源电压 VDD

 VDD（PVT中的V，P：工艺，T：温度）

2.负载电容  C_{L}

跟后级负载有关，通常由设计指标直接确定。很多时候，运放式用来驱动后级Mos栅极。

不能空载仿真！

3.功耗

P=UI，也可用静态电流直接表示。

4.增益 A_{v}

又名低频增益、直流增益、开环直流增益。仿真方式有：ac仿真和stb仿真。在stb仿真时断开点一般在高阻节点。（stb仿真是什么？似乎是运放闭环时的一种仿真方式）

5.增益带宽积 GBW

 一定频率范围内，GBW为常数。（怎么理解？如图，在10HZ至10_{}^{7}HZ时，任意点增益×带宽都为10MHZ。）

单极点系统：增益带宽积=单位增益带宽。对于开环或闭环运放都满足公式：GBW=增益x频率。

6.相位裕度 PM

和零极点相关，和系统稳定性相关。相位裕度越大，系统响应速度越慢。一般PM取>60°

7.共模抑制比 CMRR

运算放大器差分输入增益与共模增益的比值：

CMRR=\frac{​{A_{v}} }{​{A_{CM}}}

8.电源抑制比 PSRR 与 电源抑制 PSR

1)电源抑制比

运放输入到输出的增益比电源到输出的增益：

PSRR=\frac{​{A_{v|v_{dd}=0}} }{​{A_{DD|v_{in}=0}}}

其中，Vdd与Vin等于0，指的是交流小信号为0，不是直流电平为0。

2)电源抑制

电源到输出的增益：

PSR=\frac{1 }{​{A_{SUPPLY}}}=\frac{1 }{​{A_{DD|v_{in}=0}}}

9.输入共模电压范围 ICMR

当共模电压超过一定值时，运放不能再对差模信号进行正常放大。

仿真方式：当运放负反馈，单位增益运放，对Vin进行扫描，Vout=Vin时所对应的Vin范围，为输入共模电压范围。

10.输出电压范围/输出摆幅

额定的电源电压和额定的负载情况霞，运放可提供的没有明显失真的最大输出电压范围。

仿真：输入共模电压所对应的输出电压。仿真方法同上。

10.压摆率/转换速率 SR

其定义是在1微秒时间里电压升高的幅度，输出电压变化的最快速率，单位为V/us。

大信号特性，衡量运放的大信号响应速度。只有当输入信号变化斜率的绝对值小于压摆率时，输出电压才能按线性规律变化。

对于以下电路，其压摆率为       \frac{ \Delta{V_{out}}}{ \Delta{t }}=\frac{ I_{SS} }{ C_{L} }

指标总结

功耗——性能——面积

三、运放和比较器区别

运放（闭环使用，反馈）

比较器（开环使用）

四、运放结构的选取

1.运放结构类型

            5OTA                                       套筒式共源共栅

折叠式共源共栅

5OTA：增益低，一般40dB

套筒式共源共栅：增益大，但 输出输入摆幅都较小，功耗比折叠式小

折叠式共源共栅：输入摆幅与输出摆幅虽然相较5OTA好，但难以满足现制定的指标。

        根据该指标最后决定用两级电路。

2.PMOS与NMOS输入管选择

五、工艺库调研

需要关注的指标

MOS管：耐压（Vgs和Vds）、gm、Vth、最小L、Un*Cox等

I_{D}=\frac{1}{2}\mu _{n}C _{ox}\frac{W}{L}(V_{GS}-V_{TH})^{2}(1+\lambda V_{DS})

电阻：方阻。例如，对于米勒补偿的电阻，希望其精度高，则方阻小。对于精度要求不高，可以选择方阻大的电阻。

电容：密度。mom电容与mim电容。mom密度小，精度高。

其他：BJT、二极管等也要关注耐压等。

七披萨
关注
  • 38
    点赞
  • 踩
  • 40
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
运放-【设计】二级运放设计-二阶系统+copy_waizard
Carol0630的博客
02-11 2553
一、多极点系统处理 目的：理解多极点的近似处理为双极点系统，对单极点系统相位裕度近似为90，对两级系统，当两个极点很近似的时候考虑采用米勒补偿。当极点与GBW大于2倍，系统相位裕度为60-70。 ...
差分二级运放
11-25
这是微电子专业的课设，利用spice仿真的结果
二级密勒补偿运算放大器设计教程.pdf
06-13
二级密勒补偿运算放大器设计教程.pdf
模拟IC复旦大学模拟电路二级运放设计教程
03-11
从理论到晶体管级的推导，非常详细。 （1）电路分析：电路结构 ；电路描述；静态特性；频率特性；相位补偿 （2）设计指标及其概念分析：共模输入范围；输出动态范围；单位增益带宽（GBW）；输入失调电压；系统失调电压 。 （3）电路设计：MOS 工作区域；过驱动电压的影响； 约束分析。 （4）spice的仿真 （5）candence的仿真 文章摘选：含有两个工艺参数 μp和 COX，而设计参数有四个，分别是 CC、W1、L1 和 VGST1，可以看到 GBW 与管子的沟道宽度和过驱动电压成正比，而与 CC 和 L 成反比。也就是说，要得到高的 GBW 就需要增大 M1 和 M2 管的过驱动电压或者减小其沟道长度，对照由式(2.12)得到的结论，可以发现，这与提高增益的要求是相互抵触的，而且管子面积的减小也会使得噪声性能变差，所以在设计电路的时候，需要根据具体应用和设计指标进行权衡（Tradeoff）。 但在实际的电路实现中，会有两个问题[4]，一是由上式可知，第二极点是与负载电 容有关的，这样在负载电容未知或者运放工作过程中负载电容发生变化的情况下， 很难使得零点和第二极点精确抵消。第二，即
复旦大学模拟电路二级运放实例
11-22
模拟电路二级运放
密勒补偿二级运放实例
04-01
密勒补偿二级运放实例
CMOS两级运算放大器设计指导
01-18
包括一个差分输入级， 一个驱动负载电容CL的共源放大级，和一个稳定跨导偏置电流电路。因为该运放往往作为 模拟集成电路中的一个子电路，因此负载电容CL往往是几个皮法，故省去了输出驱动级。 其中正电源电压VDD取5V，负电源电压VSS取0V。
二级密勒补偿运放设计
09-27
二级密勒补偿运算放大器设计教程，用于基础放大器的设计和指导
模集经典二级运放设计
http://www.icfgblog.com/
05-26 2万+
案例来自于《CMOS_analog Circuit Design》-Allen 一、基本构型 希望确定各晶体管的尺寸以达到如下要求： 基本参数 电平参数 频率参数 $L=1\mu m $ 共模电平ICMR=−1 to 2VICMR=-1 ~to~2VICMR=−1 to 2V 相位裕度60°,增益Av>5000A_v>5000Av​>5000 CL=10pFC_L=10pFCL​=10pF Pdiss≤2mWP_{diss} \
【笔记：模拟CMOS集成电路】两级运算放大器设计与仿真（带版图）
热门推荐
qq_45689790的博客
12-21 4万+
本文为本人学习模拟集成电路相关知识的的学习笔记，入门级别，意为小白快速上手所写，关于BG电路、ADC、PLL等进阶文章，后续更新，循序渐进。关于更加基础的文章，可以点击我的主页自行查看。版图是小白水平，如有不足。请批评指正！期待和UU们相互交流提高！该部分 略 有需要私聊，有必要的话我会将该部分上传，方便各位下载。
运用gm/id法设计二级运放教程
whisperun的博客
12-17 1万+
gm/id法电路设计与分析
复旦大学模拟电路二级运放实例 (1)_复旦大学模拟电路二级运放实例_
09-30
通过阅读“复旦大学模拟电路二级运放实例 (1).pdf”，学习者将能够深入理解运放的工作原理，掌握如何设计和分析二级运放电路，并将理论知识应用到实际问题中。这份资料是提高模拟电路设计技能的重要资源，特别适合...
二级运放OTA详细设计教程
02-10
为此，该文章以应用最为广泛的 CMOS 两级密勒补偿运算跨导放大器为例，详细介绍设计电路的详细流程。 运算放大器的设计可以分为两个较为独立的两个步骤。第一步是选择基本结构，第二步是通过所需性能参数，确定电路...
CMOS两级运放设计.doc
07-09
CMOS两级运放设计
复旦大学模拟电路二级运放实例.pdf
07-14
运放设计实例分析
复旦二级运放设计整理
最新发布
m0_46349108的博客
01-22 3425
著名的复旦二级运放设计，这里做一个学习记录。
运算放大器
weixin_67952773的博客
07-17 1026
先线性给CL充电，X的电压高到一定值，即根号2*（VGS-VTH）,vgs是共模时的；两级点系统，WP2>>WP1,多极点系统的单位增益带宽对于速度的控制打折扣，但是若WP2在Wu的右边，则还是可以决定速度；设计时VOD9要比较大，因为电流大，不然尺寸就特别大，同时尾电流为了提高电阻，一般需要的L比较大，那么W一般也比较大，所以面积大，寄生电容大，所以VOD9要大；1、 分类：运算放大器、运算跨导放大器OTA----------运放通常用于ADC/DAC、DC/DC电源以及滤波电路中。
【Cadence Virtuoso】IC学习笔记3：二级放大器设计
m0_51258866的博客
10-28 1万+
参照复旦大学二级运放文档，设计了一个二级运放
套筒式CS-CG运算放大器原理
07-17
套筒式CS-CG（Common Source-Common Gate）运算放大器是一种常见的电子放大器，常用于运算放大器的设计。它结合了共源极放大器（CS）和共栅极放大器（CG）的特性，具有较高的增益和较宽的带宽。 套筒式CS-CG运算放大器的原理如下： 1. 输入信号通过输入电容进入共源极（CS）放大器的栅极。 2. 共源极放大器（CS）将输入信号放大，产生对应的电压变化。 3. 输出电压通过电容耦合到共栅极（CG）放大器的栅极。 4. 共栅极放大器（CG）对输出电压进行再次放大，从而得到更高的增益。 5. 输出信号经过输出电容进入负载电阻，从而输出放大后的信号。 套筒式CS-CG运算放大器具有以下特点： 1. 高增益：由于结合了CS和CG两种放大器的特性，套筒式CS-CG放大器具有较高的增益。 2. 宽带宽：由于共源极放大器（CS）具有较高的带宽，而共栅极放大器（CG）具有较低的输入电阻，套筒式CS-CG放大器可以实现较宽的带宽。 3. 输入输出阻抗适中：通过合理选择电容和电阻的参数，可以使得套筒式CS-CG放大器的输入输出阻抗适中，便于连接其他电路。 总之，套筒式CS-CG运算放大器通过结合共源极放大器（CS）和共栅极放大器（CG）的特性，实现对输入信号的放大，并具有高增益和宽带宽的特点。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值