- 博客(12)
- 收藏
- 关注
RSS订阅原创 DDR概念简单整理
ddr sdram全称是双数据速率动态随机存储器，相比普通的sdram，ddr可以在时钟上升和下降沿都进行一次传输，因此速率是双倍。时钟顾名思义，ddr内部需要一个同步时钟来安排数据。这里比较重要的概念是ddr的速率，主要有核心频率、时钟频率和传输频率。核心频率是对时钟进行分频后的结果，传输频率是数据的实际传输速率。外部时钟频率=数据传输率/2，而内部时钟频率=数据传输率/DDR的数据预取位数，不同代的ddr数据预取数prefetch也不同。说到内存的时钟频率一般指的都是外部时钟频率。
2024-09-29 16:57:20
706
原创 电源抑制比的优化
对于Allen计算中的问题，回头找大佬请教下。与Allen的分析相比，eetop的guang3000哥采用了戴维南等效的方式对电路进行简化，得到类似的分析结果，其实计算过程也不算简单。。。但省去了小信号分析，这提高了准确性，对于处理复杂电路带来了优势，是一种值得学习的分析方法。总的来说，当考虑与尾电流管相连的电源纹波时，尾电流管会影响PSRR的直流增益，也会影响零极点位置。理想情况下，如果对尾管虚地处理，相当于L无限小，则M无限大，N/M约为0，就没有影响了。
2024-09-25 21:04:59
665
原创 基于DRAM的CIM电路架构设计4.版图绘制
记录下版图部分的学习。因为没什么人指导，又有工期限制，只能自己摸着石头过河，绘制运放部分的版图，别的部分交给组里大佬完善= =。
2024-06-12 16:27:01
1151
原创 电路中的频率响应
极点促进能量的释放而零点阻碍能量的释放，它们反映的是一种群延时。一种更直观的理解是：极点衰减了阻抗而零点维持了阻抗。更进一步，极点总是衰减增益而零点总是促进增益，与所在平面无关（因为增益是取模），相位裕度则由复频率对应的实部的正负决定（因为角度是计算arctan）。简单总结如下：左半平面极点增益-20dB/dec，裕度-90右半平面极点增益-20dB/dec，裕度90左半平面零点增益20dB/dec，裕度90右半平面零点增益20dB/dec，裕度-90。
2024-04-20 16:39:34
1452
原创 噪声的简单知识记录
噪声是工程中很关心的一点，通过在项目中体会再回溯书本是更有效的学习方法，这里只做简单的基础知识点记录。定理：如果把噪声谱Sx叠加在传输函数H的线性时不变系统上。
2024-04-11 10:54:52
548
1
原创 gm/ID设计方法学习与仿真
加入实习公司后第一个项目就是做一个高带宽运放，算是让我们来练下手、熟悉下模拟设计的开发流程。虽然本科学过模拟相关课程，但基本忘完，课题还是器件，而且这个项目周期只有一个多月，实在是亚历山大。最后搭了个经典的全差分高带宽折叠共源共栅辅助运放，需求是1Ghz，前仿只达到500M。。。太差太差。后来才知道现在设计运放几乎都采用gm/ID方法，而且甚至拉扎维书上就有很成熟的仿真流程，为避免变成spice monkey，现在理论结合实际查漏补缺一下。
2023-12-07 18:08:07
4984
2
原创 基于DRAM的CIM电路架构设计3.积分器设计
根据系统设计需求和组织安排，记录一下架构里全差分运放的设计与功能。目标：1.50dB全差分运放2.10ns来一次输入信号进行积分3.最终积分到目标值，并清零复位。
2023-12-04 18:29:06
1217
1
原创 mipi_DPHY_LPTX项目学习
介绍了mipi_dphy的一些基础概念和原理，根据公司项目的需求基于海力士130nm重新构建LPTX模块并进行功能验证
2023-11-06 12:24:14
285
ee240课程，基于斯坦福A Basic Introduction to the gm ID-Based Design
2023-12-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人