实验1-全加器实验 《计算机组成原理》

Strong woman never give up.

入门视频：https://www.bilibili.com/video/BV1mt4y117tY/?buvid=XUAD510A4D3DFF1B0DE57FAFE42546AC9E92A

目录

1.1 实验目的

1.2 实验要求

1.3 实验电路

1.4 实验原理

1.5 实验内容与步骤

1.6 思考与分析

1.7 心得与体会

---

1.1 实验目的

熟悉多思计算机组成原理网络虚拟实验系统的使用方法。

掌握全加器的逻辑结构和电路实现方法。

1.2 实验要求

做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。

按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。

写出实验报告。

1.3 实验电路

本实验使用的主要元器件有：与非门、异或门、开关、指示灯。

Ai   Bi Ci

一位全加器的逻辑结构如图 1.1 所示，图中涉及的控制信号和数据信号如下：

Ai、Bi：两个二进制数字输入。

Ci：进位输入。

Si：和输出。

Ci+1：进位输出。

1.4 实验原理

1 位二进制加法器有三个输入量：两个二进制数字 Ai、Bi 和一个低位的进位信号 Ci， 这三个值相加产生一个和输出 Si 以及一个向高位的进位输出 Ci+1，这种加法单元称为全加器，其逻辑方程：

1.5 实验内容与步骤

运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图 1.1 所示搭建实验电路，得到如图 1.2 所示的实验电路。

图 1.2 一位全加器虚拟实验电路

打开电源开关，按表 1-1 中的输入信号设置数据开关，根据显示在指示灯上的运算结果填写表 1-1 中的输出值。

表 1-1 一位全加器真值表

输入			输出
Ai	Bi	Ci	Si	Ci+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0

1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

关闭电源开关，增加元器件，实现一个 2 位串行进位并行加法器。用此加法器进行运算，根据运算结果填写好表 1-2。

表 1-2 2 位串行进位并行加法器真值表

输入					输出
A2	A1	B2	B1	C1	S2	S1	C3
0	1	0	1	0	1	1	0
0	1	0	1	1	0	0	1
1	0	0	1	0	1	1	0
1	0	0	1	1	0	0	1
1	0	1	1	0	0	1	1
1	1	1	1	1	1	1	1

1.6 思考与分析

1.串行进位并行加法器的主要缺点是什么？有改进的方法吗？

串行进位并行加法器各位之和的产生时间不同，其运行时间应以最高位的和及进位信号产生的时间来计算，当操作数的位数越多时，延迟时间也就越长，运算速度就越慢。改进方法是采用并行进位的先行进位加法器。

2.能使用全加器构造出补码加法/减法器吗？

都可以

1.7 心得与体会

半加器是一种基本的加法器，可以实现两个二进制数的加法运算。它的输入是两个二进制数位，输出是它们的和及进位。半加器的电路图如下所示：

其中，a和b是输入的两个二进制数位，sum和carry是输出的和及进位。半加器的真值表如下所示：

全加器是一种可以实现三个二进制数相加的加法器，其中两个输入数是要相加的二进制数，另一个输入数是上一级加法器的进位。全加器的电路图如下所示：

其中，a、b是输入的两个二进制数位，c_in是上一级加法器的进位，sum和carry是输出的和及进位。全加器的真值表如下所示：

二位串行并行加法器是一种多位二进制数相加器，通过串行或并行的方式进行计算。串行计算是指将每个二进制位逐个相加，并将上一位的进位作为下一位的输入，这样只需要一个全加器即可实现多个二进制数的相加。并行计算是指将所有位同时相加，并将所有进位同时考虑，这样需要多个全加器同时工作。二位串行并行加法器的电路图和真值表根据具体实现方式而异，需要根据具体情况进行分析。