- 博客(13)
- 收藏
- 关注
RSS订阅原创 外部储存器
只读存储器和闪速存储器正好弥补了SRAM和DRAM的缺点，即使断电也仍然保存原先写入的数据。特别是闪速存储器能提供高性能、低功耗、高可靠性以及移动性，是一种全新的存储器体系结构。对存储器的要求是容量大、速度快、成本低。为了解决这三方面的矛盾，计算机采用多级存储体系结构，即cache主存和外存。CPU能直接访问内存(cache、主存)，但不能直接访问外存。存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。广泛使用的SRAM和DRAM都是半导体随机读写存储器，前者速度比后者快，但集成度不如后者高。二者
2022-11-20 21:40:17
400
原创 cache储存器
cache工作原理要求它尽量保存最新数据。当一个新的主存块需要拷贝到cache，而允许存放此块的行位置都被其他主存块占满时，就要产生替换。替换问题与cache的组织方式紧密相关。对直接映射的cache来说，因一个主存块只有一个特定的行位置可存放，所以解决问题很简单，只要把此特定位置上的原主存块换出cache即可。对全相联和组相联cache来说，就要从允许存放新主存块的若干特定行中选取一行换出。如何选取就涉及替换策略，又称替换算法。硬件实现的常用算法主要有以下三种。1)最不经常使用(LFU)算法LFU算法认为
2022-11-13 22:14:31
1026
原创 cache
cache基本原理cache的功能如图3.28所示,cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快，容量远小于主存。cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。从功能上看,它是主存的缓冲存储器,由高速的SRAM组成。为追求高速，包括管理在内的全部功能由硬件实现，因而对程序员是透明cache中。CPU与cache之间的数据交换是以字为单位,而cache与主存之间的数据交换是以块为单位。一个块由若干字组成，是定长的。当CPU读取内存中一个字时，便发出此字的内存地址
2022-11-06 20:36:24
815
原创 并行储存器
存储器访问速度芯片内部结构和对外接口方式。例如,前述的突发传输技术、同步DRAM技术和CDRA技术等。连接方式，加速CPU和存储器之间的有效传输。例如,采用并行技术的双口存储器甚至是多口存储器,以及多体交叉存储器，都可以让CPU在一个周期中访问多个存储字。21 00待技术。人，芯片技术提高单个芯片的访问速度。可以选用更高速的半导体器件，或者改善存储CPU和主存储器之间在速度上是不匹配的,这种情况成为限制高速计算机设计的主要问存。为了提高CPU和主存之间的数据交换速率,可以在不同层次采用不同的技术加击结构技术
2022-10-30 21:26:27
290
1
原创 同步DRAM
传统的DRAM是异步工作的, 处理器送地址和控制信号到存储器后, 等待存储器进行内部操作(选择行线和列线读出信号放大并送输出缓冲器等), 处理器需等待一段存取延时时间后才能存取数据, 因而必须消耗较长时间以确保数据传输可靠, 影响了系统性能。DRAM 接口上增加时钟信号则可以降低存储器芯片与控制器同步的开销，优化DRAM与CPU之间的接口，这是同步DRAM(SDRAM)的最主要改进。SDRAM存储体的存储单元电路仍然是标准的DRAM存储体结构，只是在工艺上进行了改进， 如功耗更低、集成度更高等。 与传统
2022-10-23 22:03:34
483
原创 如何画芯片图
存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。主存与CACHE之间的信息调度功能全部由硬件自动完成。而
2022-10-16 18:29:07
630
原创 第三章 内部储存器
存储器的分类 (P65)按存储介质分类：易失性：半 导体存储器非易失性：磁表面存 储器、磁芯存 储器、光盘存储器按存取方式分类：存取时间与物理地址无关(随机 访问)随机存储器 RAM——在程序的执行过程中可读可写只读存储器 ROM——在程序的 执行过程中只读在取时间与物理地址有关(串行 访问)顺序存取存 储器 磁带直接存取存 储器 磁盘按在计算机中的作用分类：主存储器：随机存 储器RAM——静态 RAM、动态 F4M只读存储器 ROM——MROM、PROM、EPROM、EEPRO
2022-10-09 22:18:13
77
原创 存储系统的概念
1.程序的局部性原理统计表明, 无论是访问存取指令还是存储数据，在一个较短的时间间隔内，程序所访司的存储器地址在很大比例上集中在存储器地址空间的很小范围内。 这种在某一段时间内预繁访问某一局部的存储器地址空间、而对此范围以外的地址空间则很少访问的现象称为程序的局部性原理。程序的局部性可以从两个角度分析。(1)时间局部性: 最近被访问的信息很可能还要被访问。2.多级存储系统的组成(2)空间局部性:最近被访问的信息邻近地址的信息也可能被访问。在CPU内部有少量的寄存器可以存储正在执行的指
2022-10-02 20:22:00
729
原创 运算方法和运算器
加法规则：先判符号位，若相同，绝对值相加，结果符号不变；若不同，则作减法，|大|-|小|，结果符号与|大|相同。减法规则：两个原码表示的数相减，首先将减数符号取反，然后将被减数与符号取反后的减数按原码加法进行运算。2.补码加法运算补码加法的公式：[x]补+[y]补=[ x+y]补特点：不需要事先判断符号，符号位与码值位一起参加运算。符号位相加后若有进位，则舍去该进位数字。在模2意义下，任意两数的补码之和等于该两数之和的补码。这是补码加法的理论基础。补码加法的特点
2022-09-25 17:45:42
217
原创 海明码校验
校验位的生成方法奇校验：确保整个被传输的数据中“1”的个数是奇数个，即载荷数据中“1”的个数是奇数个时校验位填“0”，否则填“1”；偶校验：确保整个被传输的数据中“1”的个数是偶数个，即载荷数据中“1”的个数是奇数个时校验位填“1”，否则填“0”。使用奇偶校验码校验的特点：校验处理过程简单，但如果数据中发生多位数据错误就可能检测不出来，更检测不到错误发生在哪一位；主要应用于低速数字通信系统中，一般异步传输模式选用偶校验，同步传输模式选用奇校验。例如：数据位为011000，校验位占最低位1位，其中1的个数
2022-09-18 16:24:57
3828
原创 计算机码之间的转换
8421码:即8421BCD码通过8421码将二进制转化为十进制例如:101011 0 1 0 132 16 8 4 1十进制数即是1对应的数8421数加起来:32+8+1＝41二进制转8421码:1.先将二进制转化为十进制 2.再将十进制转化为8421码十进制数对应BCD码:十进制 8421 5421 2421 余3码0
2022-09-11 17:48:30
2126
原创 计算机系统概论
第一章 计算机系统概论电子数字计算机的分类通用计算机 (超级计算机、 大型机、 服务器、 工作站、 微型机和 单片机) 和专用计算机。计算机的性能指标数字计算机的五大部件及各自主要功能五大部件：存 储器、运算器、控制器、输入设备、输出设备。存储器主要功能：保存原始数据和解 题步骤。运算器主要功能：进行算术、逻辑运算。控制器主要功能：从内存中取出解 题步骤 （程序）分析，执行操作。第三代为1965～1971年，中小规模集成电路计算机。可靠性进一步提高，体积过篇小，成本进一步下降，运算速
2022-09-04 22:29:11
414
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人