同步DRAM

传统的DRAM是异步工作的, 处理器送地址和控制信号到存储器后, 等待存储器进行内部操作(选择行线和列线读出信号放大并送输出缓冲器等), 处理器需等待一段存取延时时间后才能存取数据, 因而必须消耗较长时间以确保数据传输可靠, 影响了系统性能。DRAM 接口上增加时钟信号则可以降低存储器芯片与控制器同步的开销，优化DRAM与CPU之间的接口，这是同步DRAM(SDRAM)的最主要改进。

SDRAM存储体的存储单元电路仍然是标准的DRAM存储体结构，只是在工艺上进行了改进， 如功耗更低、集成度更高等。 与传统的DRAM相比, SDRAM在存储体的组织方式和对外操作上作了重大改进。图3.12显示了SDRAM的逻辑结构, 其主要特性如下。同步操作:处理器访问SDRAM时，SDRAM的所有输入信号均在系统时钟CLK的上升沿被存储器内部电路锁定SDRAM的所有输出信号均在系统时钟CLK的上升沿被输出。这样做的目的是使SDRAM的操作在系统时钟CLK的控制下，与系统的高速操作严严格同步进行。CKE为时钟使能信号，只有该信号有效时，时钟输入才能作用于SDRAM芯片。

 

多存储体配置:为了进一步提高存取速度和减少内部操作冲突,SDRAM的存储体被拆分为多个相互独立的存储体(bank)。这种内部组织结构可以支持流水线方式的并行操作。各存储体可同时和独立工作，也可选择顺序工作或交替工作。例如，当一个存储体正在刷新时，另一个存储体可以进行正常的读写操作，从而提高存取速度。通常由片内地址线的最高一位或若干位选择存储体。

命令控制:传统的异步DRAM是根据控制信号的电平组合选择工作方式的,而SDRAM将一组控制信号的电平编码组合为“命令”。例如，RAS、CAS、WE、CS以及特定地址线的不同组合分别代表激活存储体（active,所有存储体在读/写之前都必须被激活)、读、写、预充等不同的命令。

摸式寄存器:在SDRAM加电后必须先对模式寄存器进行设置，控制SDRAM工作在不同的操作模式下。在模式寄存器中可以设置CAS延迟、突发类型、突发长度和测试模式等。和DDAM的功能差异

3.3.7双倍数据率SDRAM(DDR SDRAM)
在SDRAM出现之后，又出现了双数据率的DDR SDRAM，故后来将单数据率的SDRAM称为SDR SDRAM。狭义的SDRAM仅指SDR SDRAM DDR SDRAM沿袭了SDR SDRAM内存的制造体系，又能够提供更快的操作速度和更低的功耗。SDRAM仅能在时钟上升沿传输数据，而DDR SDRAM的最大特点便是在时钟的上升沿和下降沿都能传输数据。

差分时钟由于数据是在CK的上下沿触发，因而传输周期缩短了一半，因此必须要保证传输周期的稳定，以确保数据的正确传输。因为温度和电阻特性的改变等原因，CK上下沿间距可能发生变化，此时与其反相的CK就起到触发时钟校准的作用。在第一代DDR SDRAM出现之后，相继又出现了DDR2、DDR3和DDR4等SDRAM技术。这些技术的主要改进点在于提升存储矩阵输出的数据率。例如，DDR2技术采用40预取结构，将数据总线的时钟频率提升至内部传输频率的2倍，从而使外部总线数据率比DDR SDRAM提升一倍。类似地，DDR3 SDRAM则采用8 n预取结构。DDR4 SDRAM仍然采用8 n预取，但是允许使用两不或者四个存储体组，每个存储体组都有独立的激活、读取、写入和刷新操作。因此,如果设计两个独立的存储体组，相当于将内存预取值提高到了16 n;如果是四个独立的存储体组，则预取值提高到了32n