FAB 术语缩写

最新推荐文章于 2025-05-06 11:06:55 发布
最新推荐文章于 2025-05-06 11:06:55 发布
阅读量4k 收藏 3
点赞数
文章标签： 芯片
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_63506156/article/details/121679559
版权

CD: Critical Dimension 关键尺寸

ADI: After Develop Inspection 显影后检测

AEI: After Etch Inspection 蚀刻后检测

BKM: Best Known Method

REM: Remove

FOUP: Front Opening Unified Pod (It is a specialised plastic enclosure designed to hold silicon wafers securely and safely in a controlled environment, and to allow the wafers to be removed for processing or measurement by tools equipped with appropriate load ports and robotic handling systems.)

STI: Shallow Trench Isolation 浅槽隔离

ED: Exposure Dose 曝光剂量

吸呜安
关注
半导体常用术语
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
11-09 2万+
CE:负责对接客户的工程师TD、RD:技术研发部门PIE:制程整合工程师，类似产品经理和PM的角色，和客户对接了解客户需求带回厂内，协调各个部门，评估量产可行性，关注最终产品的电性是否符合。PE:工艺工程师，简称工艺根据规格要求设定机台的Recipe，提升生产效率和良率。工作日常:刷邮件有没有被highlight，有没有领导或者别部门的待处理事项；夜班交接事项:Hold lot处理、机台、产品相关事项的处理；开会:Issue的处理、action item的进度；
集成电路相关
01-13 1114
1.集成电路 随着电子技术的发展及各种电器的普及，集成电路的应用越来越广，大到飞入太空的“神州五号”，小到我们身边的电子手表，里面都有我们下面将要说到的集成电路。 我们将各种电子元器件以相互联系的状态集成到半导体材料（主要是硅）或者绝缘体材料薄层片子上，再用一个管壳将其封装起来，构成一个完整的、具有一定功能的电路或系统。这种有一定功能的电路或系统就是集成电路了。就像人体由不同器官组成，各个器官各司
芯片测试术语 ，片内测试(BIST)，ATE测试
uunubt的专栏
09-24 4万+
芯片测试分为如下几类： 1. WAT：Wafer AcceptanceTest，wafer level 的管芯或结构测试； 2. CP：chip probing，wafer level 的电路测试含功能； 3. FT：Final Test，device level 的电路测试含功能。 CP测试 CP是wafer level的chip probing，是整个wafer工艺，包括backgrind...
FAB专用术语及解释说明
08-03
半导体集成电路工厂使用的专用术语，英文缩写及全称解释，对应部门使用情况，以及使用范围和环境。让行业初学者有比较好的引导作用。更快适应FAB环境和对应岗位角色。
【电路设计】常用封装总结
Explore_Zhou
10-29 2110
概述   画电路板画多了，难免会对各种名字的封装有一些好奇和兴趣，便以一篇博客来作为这些“边角知识”的去处。 1、SOP封装和SOIC封装有什么区别？ 突然想到总结一下自己常用的封装库，结果无意间发现有两个封装惊人的相似——SOP和SOIC，因此便去找了一些资料，结果如下： 图片来源：http://blog.sina.com.cn/s/blog_5d2a43440100gcev.html 补充： SOP（Small Outline Package） ：小外形封装 SOIC（Small Outline I
半导体行业黑话-01
阿拉伯梳子的专栏
07-26 3070
13. #Line edge roughness (LER)# - 线边缘粗糙度，指在光刻过程中形成的线边缘的不平滑度。21. #Silicon Valley# - 硅谷，指加利福尼亚州的高科技产业区，也是全球半导体产业的中心之一。30. #Smoke test# - 冒烟测试，指在生产过程中的初步测试，如果设备冒烟则表示有严重问题。26. #Headbanger# - 摇头者，指在测试过程中反复测试同一芯片以确定故障位置的设备。28. #Burn-in room# - 老化室，指进行老化测试的特定环境。
半導體名詞解懌--半导体基础知识
08-04
ADI顯影後檢查 After Developing Inspection之縮寫 目的：檢查黃光室製程;光阻覆蓋®對準®曝光弓顯影。發現缺點後，如覆蓋不良、顯影不良‥‥等即予修改(Rework)﹒以維產品良率、品質。 方法：利用目檢、顯微鏡為之。 AEI蝕刻後檢查 1. AEI 即After Etching Inspection，在蝕刻製程光阻去除、前反光阻去除後，分別對產品實施主檢或抽樣檢查。 2. AEI之目的有四： 2-1提高產品良率，避免不良品外流。 2-2達到品質的一致性和製程之重複性。 2-3顯示製程能力之指標。 2-4防止異常擴大，節省成本 3. 通常AEI檢查出來之不良品，非必要時很少做修改。因為重去氧化層或重長氧化層可能造成元件特性改變可靠性變差、缺點密度增加。生產成本增高，以及良率降低之缺點。 Air Shower空氣洗塵室 進入潔淨室之前，須穿無塵衣，因在外面更衣室之故﹒無塵衣上沽著塵埃，故進潔淨室之前﹒須經空氣噴洗機將塵埃吹掉。
芯片行业常用英文术语最详细总结（图文快速掌握）
热门推荐
Luckiers的博客
07-24 5万+
本文主要总结了半导体行业在工作中常用的英文含义，通过将内容分类，对生产厂家、工艺和阶段、晶圆等级等进行解析结合自己的理解和图片希望能让读者能够快速掌握。
史上最全的半导体常用词汇整理
cp89998的博客
12-03 1万+
（一）半导体公司常用部门 HR（human resource）：人力资源部 GA（general affairs）：总务部 Accounting：会计部 MFG（manufacturing）：制造部 EE（equipment engineer）：工程部 PE（process engineer）：制程部门 PC（productin control）：生产控制 PR（public relation）：公关部 PIE/PDE（process integration）：工艺整合 QE（qualit
半导体FAB基本常识简介【持续更新】
最新发布
Ivana993的博客
05-06 325
迭对测量仪，由于集成电路是由很多蹭电路重叠组成的，因此必须保证每一层与前面或者后面的层的对准精度，如果对准精度超出要求范围内，则可能造成整个电路不能完成设计的工作。：Wafer被送进Overlay机台中，先确定Wafer的位置从而找到Overlay Mark，这个Mark是一个方块IN方块的结构，大方块是前层，小方块是当层。：也称为Mask，光掩模板或者光照，曝光过程中的原始图形的载体，通过曝光过程，这些图形的信息将被传递到芯片上。：将曝光完成后的图形处理，以将图形清晰的显现出来的过程。
Landesk Best Known Method for Operating System Deployment
05-05
How to deploy Operate system to domain using Landesk software
第一节：（4）逻辑工艺线上量测简介
Chip_Talk的博客
06-11 2万+
逻辑工艺CDSEM/OCD/Ellipsometry/OVL量测简介
关于后仿我知道得不多
messi_cyc的专栏
10-25 6899
VCS
Code Merging Best Known Method (C/C++)
ShengYongjie的专栏
07-12 1085
OverviewIn a project real life circle, its developer may face such kind of a challenge: the project has a common code base (we call it $CODE_BASE here); the project introduced some new features into
fab工厂 ADC什么意思
05-06
<think>好的，用户想了解半导体制造Fab工厂中ADC的定义和作用。首先，我需要确认ADC在这里的具体含义。根据之前的引用，用户提到过CP测试，即Wafer Probe，用于测试Die的基本参数。这可能与ADC相关。 ADC通常指模数转换器（Analog-to-Digital Converter），但在Fab厂的上下文中，可能存在不同的术语。不过，结合引用[2]中的CP测试内容，可能这里的ADC是“Automatic Defect Classification”的缩写，即自动缺陷分类。这在半导体制造中用于检测和分类晶圆上的缺陷，提高良率。 需要验证这一猜测是否正确。根据行业知识，Fab厂中的ADC确实指自动缺陷分类系统，用于光学检测后的缺陷分析和分类，帮助工程师快速识别问题来源。此外，引用[2]提到CP测试中的参数如Vt、Rdson等，ADC可能在缺陷检测阶段辅助确保Die的质量。 因此，回答应解释ADC在Fab中的定义和作用，结合自动缺陷分类的过程，以及如何提升生产效率和良率。同时，需要引用相关部分，如引用[2]提到的CP测试，说明ADC在其中的辅助作用。</think>在半导体制造Fab工厂中，**ADC**的全称为**Automatic Defect Classification**（自动缺陷分类系统），其核心作用是**通过机器视觉和算法对晶圆生产过程中产生的缺陷进行自动化识别、分类和统计分析**[^2]。 ### 具体定义与作用 1. **缺陷检测与分类** ADC系统通过光学检测设备（如扫描电子显微镜SEM或光学显微镜）捕获晶圆表面图像，利用AI算法区分缺陷类型（如颗粒污染、刻蚀残留、金属短路等）。例如，系统可识别出$10\ \mu m$级别的异物颗粒，并标记为“可修复缺陷”或“致命缺陷”。 2. **良率提升** 通过实时统计不同缺陷的分布规律（如空间分布$f(x,y)$或时间趋势），帮助工程师快速定位工艺问题。例如，若某批次晶圆的栅氧化层缺陷率超过阈值$\alpha=5\%$，系统会触发警报[^2]。 3. **与CP测试协同** 在CP（Circuit Probing）阶段，ADC分类结果可与电性测试数据（如阈值电压$V_t$、漏电流$I_{dss}$）交叉验证，辅助筛选出因物理缺陷导致电参数超标的Die，减少后续封装成本[^2]。 4. **制程优化反馈** ADC输出的缺陷分布图（Defect Map）可生成热力图$$D(x,y)=\sum_{i=1}^n w_i \cdot \delta(x-x_i,y-y_i)$$，用于指导光刻、蚀刻等工艺参数的调整。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值