先进工艺下,该模块的insts num为67w,macro num为60,在做fp时需要注意以下几点:
(1)关于mem摆放着注意事项:我们选取mem channel H为12.54,V为2.4
(2)mem的corner处vertical方向的间距需满足2.4 + 0.48n的倍数,否则会报CORE.H240P57.W.4.1类型的tcic vio,需要进行修复
(3)mem的摆放需要通过tcic检查。(ps:未通过tcic检查的db可能会在后续查出许多异常的base drc)
(4)对于放进来的pso等Cell建议checkPlace一下,因为可能存在pinshape对不上的情况,需要先将属性设为place之后再重新refinePlace
(5)pso不能有如下abut在一起的情况,在先进工艺中会有对VIA0的检查,这里会对VIA0进行check报出cell相关的违例。
(6)先进工艺的M0/M1/M2/M3 PG需要有正确的corlorize,使用的命令为colorizePowerMesh,执行完该命令后工具会对pg进行染色,建议执行完该命令后对pg进行检查。
(7)PG check。在做不同尺寸的floorplan时,加完power之后再次确认pg是否加的有异常。可能存在pg 打偏或者大批的via打不上,原因可能是pg脚本的问题。(pg name对不上等)
(8)checkPlace检查是否有row orientation违例,该问题要优先解决。
(9)先进工艺需要满足evensiteevenrow,对core2die有要求,需要仔细查看ref文档进行设置。
(10)先进工艺的well tap及endcap等的选择有相关要求,参考ref文档。
(11)先进工艺drc分类如下,图来源于网络。