数字电路与逻辑设计实验-MSI数据选择器逻辑功能测试

冬天的枫树

于 2024-09-19 18:46:16 发布

阅读量1k

点赞数 19

文章标签：数字电路与逻辑设计实验 MSI数据选择器逻辑功能测试

本文链接：https://blog.csdn.net/m0_64146991/article/details/142366006

版权

一．实验目的

1．测试中规模(MSI)集成数据选择器的逻辑功能和学习其使用方法；

2．学习数据选择器扩展使用的方法。

二．实验原理

数据选择器所起的作用是指经过选择，把多个通道的数据传送到唯一的公共数据通道上。数据选择器的功能类似一个多掷开关，其原理为：数据选择器在地址码的控制下，对几个输入数据中进行选择，如图42-l所示。图中有四路数据D0～D3，通过选择控制地址A1、A0，从四路输入数据中选中某一路数据从Q端输出。

数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选l、8选1、16选1等类别。

数据选择器的电路结构一般可用或门阵列组成，也有用传输门开关和门电路混合而成的。

1．8选1数据选择器74LS151

74LS151为8选1数据选择器，引脚排列如图42-2所示，功能如表42-1所列。

(1)使能端 ${\bar{S}}$ =1时，不论A2～A0为何值，数据选择器均无输出(Q=0， ${\bar{Q}}$ =1)，多路开关被禁止使用。

(2)使能端

${\bar{S}}$ =0时，数据选择器正常工作，根据地址码A2、A1、A0的数据选中D0～D7中某一个路数据从Q端输出。

例如：A2A1A0=000，则选择D0数据到输出端，即Q=D0。

例如：A2A1A0=001，则选择D1数据到输出端，即Q=D1，其余类推。

8选1数据选择器的逻辑输出表达式可写为

2．双4选1数据选择器74LSl53

双4选1数据选择器是在同一块集成片上存在两个4选1数据选择器。引脚排列如图42-3所示，逻辑功能如表42-2所列。

1 ${\bar{S}}$ 、2 ${\bar{S}}$ 为两个独立的使能端，地址端A1、A0为公用的，输入一个地址，两个数据选择器同时选中相应的数据输入端，1D0～1D3和2D0～2D3分别为两个4选1数据选择器的数据输入端，Q1、Q2为两个输出端。

(1)当使能端1 ${\bar{S}}$ (2 ${\bar{S}}$ )=1时，多路开关被禁止，无输出，1Q(2Q)=0。

(2)当使能端1 ${\bar{S}}$ (2 ${\bar{S}}$ )=0时，多路开关正常工作，根据地址码A1、A0的状态，将D0～D3中相应的数据送到输出端Q。

如A1A0=00 则选择1D0和2D0的数据到输出端，有1Q=1D0、2Q=2D0；若A1A0=01则选择1D1和2D1的数据到输出端，有1Q=1D1，2Q=2D1，其余类推。

双4选1数据选择器应用较为广泛，通过简单的连接就可以成为8选1数据选择器，变换过程详见本实验附录。

数据选择器的用途很多，如多通道传输，数码比较，并行码变串行码及实现逻辑函数等。

三．实验设备与器件

1．+5V直流电源 2．逻辑电平开关

3．逻辑电平显示器 4．74LS151(或CD4512)、74LS153(或CD4539)

四、实验步骤、过程和记录（数据、图表、计算等）

1．测试数据选择器74LS151 的逻辑功能。

按图42-4所示接线，地址端A2A1A0、使能端 ${\bar{S}}$ 接逻辑开关，在数据选择器数据输入端D0～D7分别接入矩形波发生器，把频率调至1kHz，在地址端A2A1A0输入二进制数码，在相应的输入端Dn和输出端Q用示波器进行对照，验证数据选择器的功能并记录测试结果。

2．74LS153的逻辑功能测试方法及步骤同上，记录之。

3．把74LS153接成8选1数据选择器，并按以上实验步骤检验其逻辑功能。

附录双4选1搂据选择器连接成8选1数据选择器的原理

双4选1数据选择器连接成8选1数据选择器，关键的一点是，两片4选1数据选择器在相同的地址码作用下轮流工作，即一片被选中，另一片必须被关闭，这就需要把使能端也作为地址码使用。8选1数据选择器的地址码分别为000、001、010、011、100、101、110、111，观察这8个地址码可知，前四位地址的高位是0，后四位地址的高位是1，只要把地址的高位接使能端 ${\bar{S}}$ ，就可以轮流控制两片4选1数据选择器的工作与关闭。由于把两片4选1数据选择器的使能端也作为地址使用，所以就有了3位地址，形成8选1数据选择器。具体的逻辑连接见图42-5。