s3c2440---中断控制器

一、概述

S3C2440A 中的中断控制器接受来自 60 个中断源的请求。提供这些中断源的是内部外设，如 DMA 控制器、 UART、IIC 等等。

在这些中断源中，UARTn、AC97 和 EINTn 中断对于中断控制器而言是“或”关系。 当从内部外设和外部中断请求引脚收到多个中断请求时，中断控制器在仲裁步骤后请求 ARM920T 内核的 FIQ 或 IRQ。

仲裁步骤由硬件优先级逻辑决定并且写入结果到帮助用户通告是各种中断源中的哪个中断发生了的中断挂起寄存器中。

此处中断控制器中有 5 个控制寄存器：源挂起寄存器、中断模式寄存器、屏蔽寄存器、优先级寄存器和中断挂气寄存器

 二、实现过程

前提：本次模拟以一个外部中断EINT8来模拟中断控制器，对应的引脚为GPG0。而NIET8又