![](https://i-blog.csdnimg.cn/direct/af4c1b949c084736bf367df19dda8075.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
Vivado FPGA学习记录
文章平均质量分 90
vivado的学习之路
迎风打盹儿
这个作者很懒,什么都没留下…
展开
-
基于FPGA读写AT24C256 EEPROM芯片
EEPROM (E2PROM,Electrically Erasable Progammable Read Only Memory)即电可擦除可编程只读存储器, 是一种常用的非易失性存储器(掉电后,数据不丢失)。本文将在介绍IIC协议和EEPROM有关的基础知识后,说明如何配置AT24C256 EEPROM这块芯片,包含对相关指令的解析和读写操作需要注意的点,当然,仿真图必不可少了,文中也有给出相应的仿真图。原创 2024-07-26 09:46:43 · 1024 阅读 · 0 评论 -
VIVADO IP核之DDS直接数字频率合成器使用详解
在数字调制解调,数字上下变频,软件无线电等应用中,均需要用到不同频率的正弦信号或者复正弦信号,VIVADO中的DDS IP核便可以产生不同频率的正弦信号,同时还可以用来计算三角函数值,本文将仔细介绍该IP核的使用,同时将该IP核计算的结果导入MATLAB中分析以验证该IP核被正确使用。本文详细介绍了DDS IP核的使用,它可以拿来计算三角函数值,也可以用来产生正弦波形。原创 2024-08-09 11:52:52 · 1024 阅读 · 0 评论 -
VIVADO IP核之FIR低通滤波仿真(含滤波器群延时仿真)
网络上有许多文章介绍FIR低通滤波器的使用,包括仿真。本文将继续深入介绍FIR低通滤波器IP核的使用方法,并在此基础之上去分析VIVADO FIR滤波器的群延时。通过与MATLAB仿真计算的结果比较,说明如何在VIVADO中用FIR滤波器时,考虑上滤波器的这个群延时特点。原创 2024-08-06 11:25:45 · 1244 阅读 · 0 评论 -
基于FPGA读写MT25QL FLASH芯片
FLASH存储器又称闪存,是一种长寿命的非易失性存储器,一般用来保存一些重要的设置信息或者程序等等。本文将在介绍FLASH有关的基础知识后,说明如何配置MT25QL128ABA这块FLASH芯片,包含对相关指令的解析和读写操作需要注意的点,当然,仿真图必不可少了,文中也有给出相应的仿真图。原创 2024-03-14 14:04:05 · 2317 阅读 · 3 评论 -
vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍
vivado里的LUT、LUTRAM、FF、BRAM、DSP、IO、BUFG、MMCM资源介绍原创 2024-01-31 14:44:25 · 6809 阅读 · 0 评论 -
Vivado cordic IP核rotate和translate使用详解(附有代码)
利用givens旋转可以把一个矩阵分解为一个正交矩阵和一个三角矩阵,在FPGA中要想实现矩阵的上述分解操作,需要用到的就是cordic IP核当中的rotate和translate模式。本文将结合官方的cordic数据手册和自身使用经历详细介绍cordic IP核当中的rotate和translate模式的使用方法。原创 2023-01-10 22:06:05 · 4472 阅读 · 5 评论 -
使用matlab生成正弦波、爱心波以及单精度浮点数转二进制的coe文件(存储深度与数据位宽可调)
某个周一晚上和队友搞那个正弦波的coe文件搞到了12点多,在网上也没找到合适的,于是下定决心自己写一个,在此记录一下,顺带发了个生成爱心波和浮点数的coe文件。本文用matlab生成正弦波、爱心波以及单精度浮点数转二进制的coe文件(存储深度与数据位宽可调)。原创 2022-11-11 23:36:46 · 1809 阅读 · 0 评论 -
Vivado IP核之复数浮点数累加 Floating-point
在FPGA中,常常都会设计到浮点数的累加,单纯的两个两个的相加会占用大量的时钟周期,无意中发现xilinx提供的Floating-point IP核具有累加功能,那这就非常方便了,可以节约大量的时钟周期。以上就是今天要讲的内容,本文仅仅简单介绍了如何利用IP核快速实现复数浮点数累加的基本操作。原创 2022-09-30 23:24:29 · 3633 阅读 · 1 评论 -
基于cordic算法的小数开方及其FPGA实现
现实中很多算法本身就包含开方运算,硬件实现中很多时候也会涉及到开方运算,本次较为详细的介绍用cordic算法实现开方运算的基本原理以及如何使用xilinx公司提供的cordic IP核来完成无符号小数开方运算。原创 2022-09-02 23:00:11 · 3763 阅读 · 12 评论 -
Vivado IP核之浮点数开方 Floating-point
随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天就从浮点数开方出发简单介绍一下vivado当中的Floating-point这个IP核吧,希望对各位的学习能起到一定的帮助作用。...原创 2022-07-28 12:03:04 · 1765 阅读 · 0 评论 -
Vivado IP核之RAM Block Memery Generator
本次介绍vivado中RAM(BlockMemeryGenerator)IP核的使用,希望对大家有所帮助。原创 2022-07-27 20:36:08 · 7080 阅读 · 2 评论 -
Vivado IP核之复数浮点数除法 Floating-point
随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天介绍如何运用vivado当中的Floating-point这个IP核实现复数浮点数除法,希望对各位的学习能起到一定的帮助作用。...原创 2022-07-26 16:00:13 · 1553 阅读 · 1 评论 -
Vivado IP核之复数浮点数乘法 Floating-point
随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学运算类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天介绍如何运用vivado当中的Floating-point这个IP核实现复数浮点数乘法,希望对各位的学习能起到一定的帮助作用。......原创 2022-07-26 12:10:06 · 2860 阅读 · 4 评论 -
Vivado IP核之浮点数乘除法 Floating-point
随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天就从浮点数乘除法出发详细介绍一下vivado当中的Floating-point这个IP核吧,希望对各位的学习能起到一定的帮助作用。...原创 2022-07-23 21:46:15 · 11488 阅读 · 13 评论 -
Vivado IP核之浮点数加减法 Floating-point
随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天就从浮点数加减法详细介绍一下vivado当中的Floating-point这个IP核吧,希望对各位的学习能起到一定的帮助作用。...原创 2022-07-23 15:06:18 · 4179 阅读 · 2 评论 -
Vivado IP核之定点数转为浮点数Floating-point
随着制造工艺的不断发展,现场可编程逻辑门阵列(FPGA)的集成度越来越高,应用也越来越广,其中在对数字信号进行处理时必然要用到一些数学处理类的IP核。最近正在研究空域自适应抗干扰技术研究的FPGA硬件实现,其中不免要用到一些IP核,今天就从定点数转浮点数详细介绍一下vivado当中的Floating-point这个IP核吧,希望对各位的学习能起到一定的帮助作用。...原创 2022-07-22 16:52:56 · 5436 阅读 · 7 评论