Quartus无法生成.V文件的问题
在创建元件时应该选择创建Verilog HDL
这样在元件的设置最后就会有.V文件生成选择
立减 ¥
请填写红包祝福语或标题
红包个数最小为10个
红包金额最低5元
打赏作者
阿贝多分
你的鼓励将是我创作的最大动力
您的余额不足,请更换扫码支付或充值
抵扣说明:
1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。 2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。