Cndence Allgro 编辑原理图复现 ERROR(ORNET-1193):netlister failed please refer to session log or netlist.已解决

已于 2023-08-30 15:13:44 修改
阅读量4.1k 收藏 28
点赞数 14
文章标签： 硬件架构 开源软件
于 2023-08-30 15:09:04 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_67481722/article/details/132580890
版权

小黑子走过的弯路     重装系统，重装17.4 17.2  16.6都没有解决，我意识到不是版本和系统的问题

其实这不算BUG       是Cadence Allgro对元器件管理过于严谨导致，这对新手不友好，

废话不多说跟着纯路人发车啦

首先我们来做个实验，随便搭建个原理图 以电容cap为例子

电容 ，电感，电阻，和其他有值的器件 都是同理

注意关键，现在我更改一下cap的值

原因是更改了期间的唯一直 value ，就像人的名字一样，改了系统就不认识这个器件

解决方法

1.先删除原理图上的元器件，再更新一下

我们可以不显示value 自然就不会更改到唯一值了，可以用其他值来代替数值

别忘了保存哟

显示错误，不用管他直接确定

出现的错误，系统会自己解决的，不用担心

搭建电路更改CAP的值

现在不管怎么改，都能正常导出网表啦

总结：   之所以出现错误         ERROR(ORNET-1193):netlister failed please refer to session log or netlist

是因为更改了元器件的唯一直，换个非唯一值显示，随便怎么改都可以了

电容 ，电感，电阻，其他有值的器件都是同理，照猫画虎就可以了

小黑子，看完记得点赞哟

ikun才会赢ya
关注
  • 14
    点赞
  • 踩
  • 28
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
Allegro Design Entry HDL（OrCAD Capture HDL）原理图是设计快速入门图文教程
fydar的博客
08-26 2543
Allegro Design Entry HDL是Cadence公司开发的原理图设计工具，也可与Allegro PCB设计工具无缝对接，虽然板级开发中不如Design Entry CIS（又名 OrCAD Capture CIS）的使用那么广泛，但是由于Design Entry HDL支持芯片的开发，所以有不少公司尤其是芯片背景公司，选择使用Design Entry HDL进行原理图设计。两个原理图开发工具的使用方法大同小异，本文简单介绍使用Allegro Design Entry HDL开始一个新的设计，
【Cadence生成网表失败排查思路】
zypinganyong的博客
09-19 6279
Cadence绘制好原理图后，需生成网表给PCB工程师Layout，在这个过程中也会遇到各种问题，如何排除这些问题，本文提供解决Cadence生成网表失败排查思路之一。
Cadence Allegro Entry CIS生成网表问题ERROR
最新发布
weixin_67631066的博客
06-14 442
Cadence Allegro Entry CIS生成网表问题ERROR
allegro学习之导入netlist失败以及解决方法
weixin_37879993的博客
03-21 2700
导入netlist时总是失败，原因有两个： 1.元件库没有给每个元件指定封装，这个问题之前有说过，这里不赘述（下面有链接，可以看到文章）； 2.因为板框没有绘制好，要画三个，最外层为OUTLINE,接着是KEEPIN ,最里面的是ROUTE IN（后续写）.
Cadence报错ERROR: Netlister: can‘t find the date RFIC_sim/gmid/schematic was last extra
是抹茶味的啊的博客
11-30 865
ERROR: Netlister: can't find the date RFIC_sim/gmid/schematic was last extra 运行先一定要check ＆ save（x）
ERROR 1193 (HY000): Unknown system variable ‘tx_isolaton’
磐石长的博客~
09-05 2090
mysql执行 select @@tx_isolaton; 保错： ERROR 1193 (HY000): Unknown system variable ‘tx_isolaton’ 解决方法：mysql8及以上tx_isolaton更名为transaction_isolation，执行 select @@transaction_isolation; 即可解决。 ...
mysql更新update时报错Error Code: 1193. Unknown system variable 'sql_safe_updares'
qq_38522268的博客
06-21 2999
关闭SQL_SAFE_UPDATES SET SQL_SAFE_UPDATES = 0;
Allegro PCB导入网表错误
热门推荐
weixin_41334493的博客
04-07 1万+
0、引言 利用Cadence16.6软件进行电路板的设计时，从PCB到原理图的过程中，可能会遇到网表导入失败的问题。今天我也遇到了一种情况，这里将问题及解决办法分享给大家，如有相同问题，希望能帮助到你。 1、问题描述 在Allegro PCB Design GXL中进行网表的导入：File -> Import -> Logic 之后，出现如图1所示的界面 图1 Import...
allgro pcb铜皮编辑_Allegro设计PCB基础知识：快捷键设置、铜皮处理、DC-DC布局布线、电源分割等等...
weixin_29369017的博客
01-12 1361
Allegro设计PCB基础知识快捷键的设置方法1) ENV的设置ENV文件默认路径为X: \SPB_Data\pcbenv(X为Allegro安装文件所在磁盘)；以记事本或写字板格式打开ENV文件后即可编写快捷键；alias可设置F2--F12、方向键及方向键上方6个按键为快捷键；funckey可设置字母键及数字键为快捷键；2) Stroke快捷键设置首先设置一下用户参数：Setup---&...
imx8 Dome原理图pcb.zip
10-23
【标题】"imx8 Dome原理图pcb.zip" 指的是一个包含了NXP IMX8系列处理器相关设计的压缩包文件，其中的核心是"Dome"的原理图和PCB布局设计。NXP IMX8是一款由恩智浦半导体公司（NXP Semiconductors）推出的高性能、低...
ALLEGRO原理图SYMBOL更新流程
01-26
在电子设计自动化（EDA）领域，Allegro是一款广泛使用的PCB设计软件，它提供了从原理图设计到PCB布局布线的全套解决方案。本文将详细介绍Allegro原理图SYMBOL更新的流程，这对于保持设计的最新状态和避免潜在的设计...
【error】django.db.utils.OperationalError: (1193, "Unknown system variable 'storage_engine'")
盖世英雄
11-06 2075
当我们连接数据库时，有需要自定义option，可以用字典的形式DATABASES = { 'default': { 'ENGINE': 'django.db.backends.mysql', # Add 'NAME': 'am', # Or path to database file if using sqlite3. 'USER
【一次过】Lintcode 1193. Detect Capital
majichen95的博客
09-17 136
Given a word, you need to judge whether the usage of capitals in it is right or not. We define the usage of capitals in a word to be right when one of the following cases holds: All letters in this ...
mysqldump 1193 错误解决方法
submorino的专栏
06-16 5817
在使用MySQL 5.6的mysqldump备份5.6之前版本的MySQL时会遇到异常 mysqldump: Couldn't execute 'SELECT @@GTID_MODE': Unknown system variable 'GTID_MODE' (1193)   造成此错误的原因是因为5.6引入了Global Transaction Identifier
phpMyadmin登录以后出现1193错误的解决方法
qq_37204203的博客
12-16 2722
phpMyadmin登录以后出现1193错误， SET lc_messages = 'zh_CN'; MySQL 返回： #1193 - Unknown system variable 'lc_messages' 主要原因在于phpmyadmin与mysql版本不兼容不匹配造成的。一开始mysql-essential-5.1.73-winx64与phpMyAdmin-4.8.3-all-l...
OrCAD导出网表时报错的解决办法（持续添加中~~）
weixin_39671078的博客
12-25 8673
1、WARNING(ORCAP-36006)：Part Name "×××" is renamed to "×××".报错原因：因为Part Name太长，OrCAD把超过部分直接去掉了。Cadence规定Part Name最长字符为31个（SPB 16.5版本）。解决方法：在命名规范的前提下可忽略此警告。示例如下：...
cadence使用报错合集
weixin_44778600的博客
08-16 1万+
cadence使用报错合集： 1、运行仿真时弹出错误代码：15053 cannot initialize pspice ui. 解决方法：工程保存路径有中文名称，改一下英文名称，电脑重启一下。 2生成pcb网表时显示错误代码：ORCAP-32042 please refer to session log or netlist log for details。 解决方法 ...
cadence allegro 学习记录（一）
alone_l的博客
03-24 2337
介绍在cadence allegro中原理图相关的操作
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值