机组123

最新推荐文章于 2024-09-17 23:15:58 发布

toneang

最新推荐文章于 2024-09-17 23:15:58 发布

阅读量946

点赞数 22

文章标签： python

本文链接：https://blog.csdn.net/m0_68216624/article/details/135098755

版权

说明计算机系统的层次结构。

自上向下，高级语言, 汇编语言，操作系统，机器语言，微指令系统
说明冯诺依曼体系结构的特点。

1、由五大部件组成，存储器，输入设备，输出设备，控制器，运算器

2、指令和数据以同等地位存放在存储器中，可按地址寻址

3、指令和数据用二进制表示

4、指令由操作码和地址码表示

5、存储程序

6、以运算器为中心
什么是机器字长、指令字长、存储字长?

1、机器字长：计算机能直接处理的二进制数据的位数，机器字长一般与主存单元的位数一致

2、指令字长：一个指令中包含的二进制代码的长度，指令字长取决于操作码长度，操作码地址的长度和操作码地址的个数

3、存储字长：一个存储单元存储二进制代码的位数
系统总线包括哪三类？起到什么作用？

数据总线：用来传输各功能部件之间的数据信息

地址总线：用来指出数据总线上源数据或目地数据在主存单元的地址或IO设备的地址

控制总线：用来发出各种控制信号，监视各部件状态
总线判优控制是解决什么问题的？总的来说可以分为哪两种方式？

解决了多个设备同时请求总线使用权时的优先级问题

集中式和分布式

其中集中式包含了链式查询，计数器定时查询和独立请求方式三种
集中式总线控制优先权仲裁方式有哪三种？各有什么特点？

链式查询，计数器定时查询和独立请求三种，

特点：

**链式查询：**只需要很少几根线就能按一定优先次序实现总线控制，并且很容易扩充设备，但是对电路故障很敏感，且优先级很低的设备很难获得请求

**计数器定时查询：**用一个计数器控制总线使用权，相对链式查询方式多了一组设备地址线，少了一根总线响应线。优先级设置较灵活，对故障不敏感，连线及控制过程较复杂

**独立请求方式：**响应速度快，优先次序控制灵活（通过程序改变），但是控制线数量多，总线控制更复杂
简述总线周期的4个阶段。

1、申请分配阶段—— 主模块申请，总线仲裁决定

2、寻址阶段——主模块向从模块给出地址和命令

3、传数阶段——主模块和从模块交换数据

4、结束阶段——主模块撤销有关消息
总线通信控制是解决什么问题的？总的来说有哪几种控制方式？各自的特点是什么？

总线通信控制主要解决通信双方如何获知传输开始和传输结束，以及通信双方如何协调，如何配合。

通常四种方式：同步通信，异步通信，半同步通信和分离式通信

特点：同步通信——由统一时标控制数据传送

异步通信——采用应答方式，没有公共时钟标准

半同步通信——同步和异步结合，所有的地址、命令、数据信号发出时间，按照时钟前沿；接收方采用时钟后沿。允许不同速度的模块和谐工作。。增设“等待”（WAIT）响应信号线，通过插入时钟协调。

分离式通信——各模块都可以成为主模块，将总线传输周期分为两个子周期，每个周期可供不同模块占用，总线上没有空闲等待时间最充分的发挥了总线占用
串行传输和并行传输有何区别？各适用于什么场合？

并行传输指的是数据以组为方式，在多条并行信道上同时进行传输，适用近距离数据传输；

串行传输是指使用一条数据线，将数据一位一位一次传输，每一位数据占据一个固定时间长度。只有少数几条线就可以在系统间交换信息，特别适用于计算机与计算机，外设之间的远距离传输
试比较RAM和ROM。

RAM是一种可读可写的存储器，其特点是存储器的任何一个存储单元的内容都可以随机存取，而且存取时间和存储单元的物理位置无关；

ROM是只读存储器，可以对其内存的内容进行读出，而不能对其重新写入，一旦存入原始信息后，在程序执行过程中，只能将内部的数据进行读出，不能随意的写入新消息。
从实现技术的角度，试比较SRAM和DRAM。

存储信息的原理不同，SRAM以触发器原理寄存信息，DRAM以电容充放电原理寄存信息

1、在同样大小的芯片中，动态RAM的集成度远高于静态RAM

2、动态RAM行、列地址按先后顺序输送，减少了芯片的引脚，封装尺寸也减少

3、动态RAM的功耗比比静态RAM小

4、动态RAM速度慢

5、动态RAM需要再生，需配置再生电路，消耗一部分功率
存储芯片内的地址译码方式有几种？各自特点及应用场合？

线选法，特点：用一根子选择线（字线），直接选中一个存储单元的各位（如一个字节），这种方式结构简单，但只适用于容量不大的存储芯片

重合法：将线选法中的单一地址译码器分成了行译码器和列译码器，行列交汇处共同锁定一个单元，适用于存储大的内存芯片
什么是动态RAM的刷新？刷新有几种方式？简要说明之。

动态RAM的刷新是，先将原存信息读出，再由刷新放大器形成原信息并重新写入的再生过程

集中刷新：在规定的一个刷新周期内对全部存储单元集中一段时间逐行进行刷新，此过程必须停止读写操作

分散刷新：对每行存储单元的刷新分散到每个存储周期内完成，不存在死时间，降低存取效率

异步刷新：集中刷新和分散刷新的结合，既可以缩短“死时间”，又充分利用最大刷新间隔
存储容量扩展有哪几种方法？

3种，字扩展，位扩展，字、位扩展。
使用汉明码进行校验时，需要增加k位检测位，且k位的检测位和n位的待检测二进制代码位之间要满足什么关系？为什么？

$2^k ≥ n + k + 1$ ,

纠错理论L-1=D+C中，L为编码纠错最小距离，D为检测位数，C为纠错码位数，而在二进制中L=2^C
已知收到的海明码为0100111（按配偶原则配置），试问欲传送的信息是什么？

C1 : 0 0 1 1/0

C2: 1 0 1 1 /1

C3:0 1 1 1 /1

第6位出错，0；

传送的信息：0101
什么是多体并行存储器？有哪两种存储体编址方式，各自有什么特点？

采用多体模块组成的存储器，可以并行工作也可以交叉工作

高位交叉编址（高位地址是体号，低位地址为体内地址）：各个体并行工作，这种编址方式由于一个体内的地址是连续的，有利于存储器的扩充

低位交叉编址（低位地址表示体号，高位为体内地址）：在不改变存储周期的前提下，增加存储器的带宽
Cache、主存和辅存构成的三级存储系统分别的目的是什么？设计依据是？

缓存—主存层次：解决CPU和主存速度不匹配的问题，依据：缓存的速度比主存的速度高，只要将CPU 近期要用的信息调入缓存，CPU 便可以直接从缓存中获取信息。

主存—辅存层次：解决主存容量不足的问题，依据：辅存的速度比主存的速度低，而且不能和 CPU 直接交换信息，但它的容量比主存大得多，可以存放大量暂时未使用得信息。

依据：程序访问的局部性原理
请简述Cache的基本工作原理。

**Cache的工作原理是基于程序和数据访问的局部性原理。**一种是所需要的字已经在缓存中，即可直接访问Cache；另一种是所需的字不在Cache内，此时需将该字所在的主存整个字块一次调入Cache中（Cache与主存之间是字块传输)。当Cache未满时，主存块可被调入缓存块中，称该主存块与缓存块建立了联系。当Cache已满时，无法接收来自主存块的信息，就由Cache内的替换机构按一定的算法从Cache内移除哪块返回主存，并把新的主存块调入Cache中。
试比较主存-Cache管理中三种地址映射的方法，并分别给出在三种地址映射下，主存地址划分。

直接映射：每个主存块只与一个缓冲块相对应，主存字块标记+cache字块地址+字块内地址

全相联映射：允许主存中每一个字块映射到Cache中的任何一块位置，主存字块标记+字块内地址

组相联映射：对直接映射和全相联映射的一种折中，某一主存块按模映射到缓存中的任意一块，主存字块标记+组地址+字块内地址
Cache-主存间的替换策略有哪些，请简述。

先进先出（FIFO）算法，cache满后选择最早调入的替换掉

近期最少使用算法（LRU)，将近期使用最少的cache替换掉

随机法: 随机挑选一个cache块进行替换
发生主存写请求时，如何保证Cache和主存的一致性？

写直达法：写操作的时候既把数据写入cache，有将数据写回主存

写回法：写操作时将数据写入cache，并标记为浊，替换时写回主存
影响Cache-主存层平均访问时间的因素有哪些？如果降低平均访存时间，可以怎么办？

影响因素：访问cache的时间，失效率，失效开销

解决方案：降低失效率：3C失效（强制，容量，冲突）降低失效开销：设立二级缓存
I/O地址码的编制方式有哪两种？

统一编址：将IO地址看作存储器地址的一部分

独立编址： IO地址和存储器地址是分开的，所以对IO设备的访问必须有专用的IO指令
I/O与主机交换信息有哪几种控制方式？各有何特点？

程序查询方式：主机与IO串行工作，若设备未准备好，CPU反复查询，CPU效率不高

程序中断方式：主机与IO并行工作，CPU在启动IO设备后，不查询设备是否已准备就绪，继续执行自身程序，只是当IO设备准备就绪并向CPU发送中断请求后才予以响应，大大提高了CPU的效率

DMA方式：主机与IO并行工作，主存和IO设备之间有一条数据通路，主存和IO设备交换信息，无需调用中断服务程序。若出现DMA和CPU同时访问主存，CPU总是将总线的占有权让给DMA。

I/O通道方式：通道是一个具有特殊功能的处理器，CPU将一部分权利下放给通道，由它实现对外围设备的统一管理和外围设备与主存之间的数据交换，大大提高CPU的效率，但要以花费大量硬件为代价

I/O处理机方式：它是通道方式的进一步发展，CPU将I/O操作及外围设备的管理权全部交给了I/O处理机，实质是多机系统，因而效率更高
I/O接口有什么作用。

选址功能，传送指令，传送数据，反映IO设备工作的状态
程序查询方式和程序中断方式都由程序实现外围设备的输入输出，它们有何不同？

程序查询方式：主机和IO串行工作，若IO设备没有准备好，CPU反复查询，CPU效率不高

程序中断方式：主机与IO并行工作，IO自身准备时CPU不查询，与主机交换信息CPU才停止现行程序
以I/O设备的中断处理过程为例，说明一次程序中断的全过程。

中断请求：CPU启动IO设备后，设备自身进人准备阶段，当其准备就绪，向CPU发送中断请求

中断判优：当出现了多个中断请求时，通过排队器选择优先级最高的中断请求，待CPU处理

中断响应：由中断响应信号INTA将排队器输出至编码器形成向量地址，将其送入CPU作为下一条指令的地址，执行该指令跳转至设备的服务程序入口

中断服务：将数据缓冲寄存器的输入数据送至CPU的寄存器，再存入主存的相关单元

中断返回：返回至CPU原程序的断点处
在DMA方式中有没有中断请求，为什么？DMA接口电路中应设置哪些硬件。

有，只是数据不通过CPU。DMA控制器再传送完所有节点时，要通过中断请求发送中断信号。CPU在接受到中断信号后，转入中断处理程序进行后续操作，

硬件：主存地址寄存器（AR）,字计数器（WC），数据缓冲寄存器（BR），DMA控制逻辑，中断机构，设备地址寄存（DAR）
DMA方式中的中断请求和程序中断中的中断请求有何区别？

1、从数据传送的角度看，程序中断方式是程序传送，DMA方式靠硬件传送

2、从CPU响应时间上看，程序中断方式是在一条指令执行结束时响应，而DMA方式可在指令周期的任一存取周期结束时响应

3、DMA方式的中断请求时为了报告一批数据传送结束，进行一些后序操作，而程序中断中的中断请求是为了数据的输入和输出

4、DMA的优先级比程序中断的优先级高

5、程序中断中的中断请求可以处理异常情况，而DMA中的不可以
DMA和主存交换数据时有哪三种方法？分别简述。

停止CPU访问主存：当外部设备要传送一批数据时，由DMA接口向CPU发一个停止信号，要求CPU放弃总线使用和控制权，由DMA接口获得，数据传输完成后，DMA将总线控制权归还CPU。

周期挪用：每当IO设备发出DMA请求，IO设备便挪用总线占有权一个或几个周期，而DMA不请求时，CPU仍继续访问主存

**DMA和CPU交替访问：**不需要总线使用权的申请，建立，归还过程，CPU和DMA接口各自有独立的访存地址寄存器，数据寄存器和读写信号，CPU既不停止主程序的运行也不进入等待状态，即完成了DMA的数据传送。
简述DMA的工作过程。

预处理：主存起始地址，设备地址，传送数据个数->DMA，启动设备

数据传送：CPU继续执行主程序，同时DMA完成了一批数据的传送

后处理：当传送字计数器溢出时,DMA操作结束,DMA控制器向CPU发中断请求,CPU停止原来程序的执行,转去执行中断服务程序做 DMA结束处理工作。
DMA接口的类型有哪几种？

1、选择型DMA接口——高速逻辑串行

2、链式多路型DMA接口——低速逻辑并行

3、独立请求多路型DMA接口——低速逻辑并行
说明浮点加/减法运算步骤。（不考）

1、对阶：使两个操作数的小数点位置对齐，小阶向大阶对齐

2、尾数求和：将对阶之后的两个尾数按照定点加减运算规则求和（差）

3、规格化：求和之后的尾数规格化

4、舍入：考虑尾数右移时丢失的数值位

5、溢出判断：上溢或下溢
说明浮点乘/除法运算的基本步骤。（不考）

1、阶码运算，用移码运算 [jx + jy]移 = [jx]移 + [jy]补[jx - jy]移 = [jx]移 + [-jy]补

2、溢出判断

3、尾数运算
试比较基址寻址和变址寻址，并举例说明其适用的场合。

1、都可以用来扩大操作数的寻址范围

2、基址寻址只能用于为程序或数据分配存储空间，故基址寄存器的内容通常由操作系统或管理程序确定，在程序执行过程中其值是不可变的，而指令字中的A是可变的。在多道程序中极其有用

3、在变址寻址中，变址寄存器的内容由用户自定义，在程序执行的过程中可以改变，但是指令中的值不可以变，适用于数组问题
任意写出五种寻址方式，令EA为有效地址，A为形式地址，写出这五种寻址方式计算有效地址的表达式。

立即寻址

直接寻址： EA = A

间接寻址：EA = （A）

隐含寻址：

寄存器寻址：EA = R
寄存器间接寻址：EA = （R）

变址寻址：EA = A+（IX）

基址寻址：EA = A + （BR）

相对寻址：EA = PC+A
堆栈寻址：
指令中有哪些字段？各有何作用？如何确定各字段的位数？

操作码字段，寻址特征位，地址码

操作码字段指出机器完成何种操作，其位数取决于指令系统操作种类

寻址特征位指出该指令以何种方式进行寻址，其位数取决于寻址方式的种类

地址码字段和寻址特征位共同指出操作数和指令的有效地址，其位数和寻址范围有关
RISC和CISC指令系统各自的特点。

RISC：
- 组合逻辑控制
- 指令位数固定，寻址方式少，指令格式少
- 通用寄存器多
- 除了load和store指令，其他的都在寄存器中完成
- 大多数指令在一个周期内完成
- 逻辑简单，设计出错可能性小，可靠性高CISC：
- 微程序控制
- 指令丰富，功能强大
- 寻址方式灵活
请简述MIPS指令系统的R型、I型和J型指令格式，并举出指令实例。
1. R型：
  - 操作码字段占6位，RS，Rt，Rd寄存器各占5位，shamt字段占5位，func字段占6位
    
    add rs rt rd
I型：

操作码占6位，RS，Rt寄存器占5位，imm字段占16位

lw /sw/beq

J型：

操作码占6位，地址码（直接地址）占26位， jump
在MIPS指令子集实现的时候，如何从单周期数据通路构造流水线？

划分流水线阶段，引入流水线寄存器，控制信号的生成，数据冒险和冲突处理，分支预测和延迟槽
流水线中有哪三种冒险？请简述，并至少举出一种解决冒险的方法。

数据冒险：需要等待前面的指令完成其数据的读写操作

控制冒险：根据前面正在执行的指令决策控制操作

结构冒险：需要的资源被占用

解决方法：

数据冒险：转发和阻塞

控制冒险：动态分支预测和静态分支预测

结构冒险：将指令和数据分开存储，或者设计指令/数据高速缓存器
请简述Flynn分类法将计算机系统结构分成哪四类。

SISD：单指令流，单数据流

SIMD：单指令流，多数据流

MISD：多指令流，单数据流（至今未商用）

MIMD：多指令流，多数据流
请简述程序局部性原理。

1、常用的一个经验规律：程序执行时间的90%都是在执行程序中10%的代码

2、程序的时间局部性：程序即将用到的信息很可能就是目前正在使用的信息

3、程序的空间局部性：程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者临近
请简述Amdahl定律。

加速比——衡量系统的性能改进的多少，（一般以倍来说明，考试不要写）
$加速比=\frac{系统性能_{改进后}}{系统性能_{改进前}}$

可改进比例：在改进前的系统中，可改进部分的执行时间在总执行时间中所占的比例

部件加速比：可改进部分改进之后，性能提高的倍数。它是改进前所需的执行时间与改进后执行时间的比
影响CPU时间的因素包括什么？（提示：从CPU公式入手，考虑3个参数的影响因素）

IC：程序指令的条数，与编译技术和指令集结构有关

CPI：一个指令平均执行的时钟周期数，与指令集结构和计算机组成有关

T：一个时钟周期的长短，与计算机组成和硬件实现技术有关
请简要说明提高计算机系统并行性的3种技术途径，并分别从单机和多机系统的角度举例。

时间重叠：引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部位，以加快硬件周转而赢得速度

资源重复：引入空间因素，以数量取胜。通过重复设置硬件资源，大幅度提高计算机系统的性能

资源共享：这是一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备

单机：部件功能专用化重复设置功能部件使用分时系统

多机：处理机专用化重复设置处理机使用分布式系统

**注：**时间重叠和资源共享区别：（考试时不用写）
- 时间重叠强调的是在不同时间段内同时执行不同的任务或操作，以实现并行性。它关注的是任务的时间错开，通过合理的任务调度和并行算法来提高整体性能。
- 资源共享强调的是多个任务按照一定的时间顺序轮流共享同一套硬件资源，以实现并行执行。它关注的是多个任务共享同一套资源的方式，通过合理的资源分配和调度来提高系统资源的利用率。
请说明什么是静态调度？什么是动态调度？动态调度的优点是什么？

静态调度是在指令执行前进行调度，一般由软件来完成，是依赖编译器对代码进行调度，也就是在代码被执行之前进行调度；通过把相关的指令拉开距离来减少可能产生的停顿

动态调度是指在指令执行过程中由硬件进行调度，在程序的执行过程中，依靠专门硬件对代码进行调度，减少数据相关导致的停顿

优点：能够处理一些在编译时情况不明的相关（如存储器访问的相关）

能够使本来是面向某一流水线优化编译的代码在其他的流水线（动态调度）上也能高效地执行
请简述Tomasulo算法的基本思想，并分析其局限性。

基本思想：记录和检测指令相关，操作数一旦就绪就立即执行，把发生RAW冲突的可能性减少到最小；

通过寄存器换名来消除WAR冲突和WAW冲突

局限性：只能处理结构冲突和数据冲突，不能处理异常和控制冲突
请说明什么是动态分支预测？有何优点？

通过硬件技术，在程序执行时根据每一条转移指令过去的转移历史记录来预测下一次转移的方向。通过提前预测分支方向，减少或消除控制相关导致的流水线停顿

优点：
- 根据程序的执行过程动态地改变转移预测方向，因此有更好的准确度和适应性
- 程序每次执行时，可能预测的分支方向与前次相同或不同
请简述分支历史表BHT的基本思想。

最简单的动态分支预测方法。通过BHT记录分支指令最近一次或几次的执行情况（成功或失败），并据此进行预测。包括两个步骤：分支预测和预测位修改
请简述分支目标缓冲器BTB的基本思想。

将分支成功的分支指令的地址和它的目标地址都放在一个缓冲区中保存起来，缓冲区以分支指令的地址作为标识。这个缓冲区就是分支目标缓冲器。
请简述基于硬件的前瞻算法基本思想。

基于硬件的前瞻执行结合了三种思想：
- 动态分支预测。目的：选择后续执行的指令
- 在控制相关的结果未出来之前，前瞻地执行后续指令。乱序
- 用动态调度对基本块的各种组合进行跨基本块的调度
请在PVP、SMP、MPP、DSM和COW中任选一种，简要描述其特点。

PVP并行向量处理机：
- •这样的系统中包含了少量的高性能专门设计定制的向量处理器ＶＰ，每个至少具有１Ｇflops的处理能力；
  
  •存储器以兆字节每秒的速度向处理器提供数据。
  
  •向量处理器VP和共享存储模块通过高带宽的交叉开关网络互连；
  
  •这样的机器通常不使用高速缓存，而是使用大量的向量寄存器和指令缓冲器；
  
  •例如：Cray90、NECSX-4和我国的银河１号等都是 PVP。
SMP对称多处理机：
- •ＳＭＰ系统使用商品微处理器（具有片上或外置高速缓存）；
  
  •它们经由高速总线（或交叉开关）连向共享存储器和I/O；
  
  •这种机器主要应用于商务，例如数据库、在线事务处理系统和数据仓库等；
  
  •重要的是系统是对称的，每个处理器可等同的访问共享存储器、Ｉ／Ｏ设备和操作系统服务。正是对称，才能开拓较高的并行度；也正是共享存储，限制系统中的处理器不能太多（一般少于６４个），同时总线和交叉开关互连一旦作成也难于扩展。
  
  •例如：IBM R50、SGI Power Challenge、DEC Alpha服务器8400和我国的曙光１号等都是这种类型的机器。
MPP大规模并行处理机：
- •ＭＰＰ一般是指超大型计算机系统；
  
  •处理节点采用商品微处理器；每个节点上有自己的局部存储器；采用高通信带宽和低延迟的互连网络（专门设计和定制的）进行节点互连；
  
  •能扩放至成百上千乃至上万个处理器；
  
  •它是一种异步的ＭＩＭＤ机器，程序系由多个进程组成，每个都有其私有地址空间，进程间采用传递消息相互作用；
  
  •ＭＰＰ的主要应用是科学计算、工程模拟和信号处理等以计算为主的领域。
  
  •例如：Intel Paragon、Cray T3E、IntelOption Red和我国的曙光-１０００等都是这种类型的机器。
DSM分布式共享存储多处理机：
- •物理上有分布在各节点中的局部存储器，但是对用户而言，系统硬件和软件提供了逻辑上单地址的编程空间。
  
  •高速缓存目录DIR用以支持分布高速缓存的一致性。
  
  •ＤＳＭ相对于ＭＰＰ的优越性是编程较容易。
  
  •例如：Stanford DASH、Cray T3D和SGI/Cray Origin 2000等。
COW工作站集群：
- •在有些情况下，集群往往是低成本的变形的ＭＰＰ;
  
  •ＣＯＷ的重要界线和特征是：
  
  ①ＣＯＷ的每个节点都是一个完整的工作站（不包括监视器、键盘、鼠标等），这样的节点有时叫作“无头工作站”，一个节点也可以是一台ＰＣ或ＳＭＰ；
  
  ②各节点通过一种低成本的商品（标准）网络（如以太网、ＦＤＤＩ和ＡＴＭ开关等）互连（有的商用机群也使用定做的网络）；
  
  ③各节点内总是有本地磁盘，而ＭＰＰ节点内却没有；
  
  ④节点内的网络接口是松散耦合到Ｉ／Ｏ总线上的，而ＭＰＰ内的网络接口是连到处理节点的存储总线上的，因而可谓是紧耦合式的；
  
  ⑤一个完整的操作系统驻留在每个节点中，而ＭＰＰ中通常只是个微核，ＣＯＷ的操作系统是工作站ＵＮＩＸ，加上一个附加的软件层以支持单一系统映像、并行度、通信和负载平衡等。
  
  •Berkeley NOW、Alpha Farm、Digital Truclster等都是ＣＯＷ结构。
什么是多处理机Cache一致性问题？

允许共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储块的副本，当其中某个处理器对其Cache中的数据进行修改后，就会使其Cache中的数据与其他Cache中的数据不一致
请简述监听式协议的原理。

当一个处理器需要修改数据时，通过总线广播该事件，持有该数据的副本的其他处理器在通过总线监听该事件，进行相应的处理，根据具体协议实现，可以是更新数据，也可以是将数据失效处理
请简述目录式协议的原理。（不考没讲）

Ø广播和监听的机制使得监听一致性协议的可扩放性很差。

Ø寻找替代监听协议的一致性协议。

（采用目录协议）
请比较说明写作废协议和写更新协议性能上的差别。

写更新和写作废性能上的差别主要来自：

对同一个数据进行多次写操作而中间无读操作的情况下，写更新进行多次写广播操作，而写作废只需进行一次作废操作。

在对同一Cache块的多个字进行写操作的情况下，写更新对于每个写操作都要进行广播一次，而写作废仅在该块第一次写操作时进行一次作废操作。

写作废是针对Cache块进行的操作，而**写更新则是针对字（或字节）**进行。

考虑从一个处理器进行写操作到另一个处理器能读到该数据之间存在延迟时间，写更新协议延迟时间较小。（写更新，处理器有自己的副本，写作废要等待调入新的副本）
请解释，在目录式协议中，什么是本地节点、宿主节点、远程节点和共享集合？（不考没讲）

本地结点、宿主结点以及远程结点的关系
本地结点：发出访问请求的结点
宿主结点：包含所访问的存储单元及其目录项的结点
远程结点：可以和宿主结点是同一个结点，也可以不是同一个结点。
请简述目录式协议中，目录的三种结构。（不考没讲）
- 不同目录协议的主要区别主要有两个
  所设置的存储器块的状态及其个数不同
  目录的结构
  目录协议分为3类
  全映像目录