计算机组成原理期末复习

计算机组成原理期末复习

计算机组成原理十套练习-白中英（B1 B2 B3 B4 B5 B6 B7 B8 B9 B10）

链接

这里的题目答案不全，而且有部分错误，下面的内容是逐题求证后的结果，方便期末复习使用~

鉴于多个版本的答案和题目，故选择求同存异，剔除了重复的题目，注明有争议的答案

填空题

1 字符信息是符号数据，属于处理（ 非数值 ）领域的问题，国际上采用的字符系统是七单位的（ ASCII ）码。

2 按IEEE754标准，一个32位浮点数由符号位S（1位）、阶码E（8位）、尾数M（23位）三个域组成。其中阶码E的值等于指数的真值（ e ）加上一个固定的偏移值（ 127 ）。

根据IEEE 754标准，一个32位浮点数由以下三个部分组成：

1. 符号位 (S)：1位
2. 阶码 (E)：8位
3. 尾数 (M)：23位

阶码 E 的值等于指数的真值加上一个固定的偏移值。具体来说：

• 指数的真值 (Exponent)：表示实际指数值，通常记作 e 。
• 偏移值 (Bias)：对于32位浮点数来说，偏移值是127。

因此，阶码 E 的值计算公式为：
E = e + 127

其中，e 是指数的真值。

3 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（ 空间 ）并行技术，后者采用（ 时间 ）并行技术。

课本86页原话，之前的答案是错误的

4 虚拟存储器分为页式、（ 段 ）式、（ 段页 ）式三种。

虚拟存储器是一种内存管理技术，它允许计算机使用比实际物理内存更多的内存空间。虚拟存储器主要分为三种类型：

1. 页式（Paged）：在页式虚拟存储器中，虚拟地址空间被划分为固定大小的页，每个页映射到物理内存中的一个帧。操作系统负责跟踪哪些页当前在物理内存中，哪些不在，并在需要时进行页面置换。

2. 段式（Segmented）：段式虚拟存储器不使用固定大小的块，而是将程序的地址空间划分为逻辑段，每个段可以是不同的大小。段式管理提供了更大的灵活性，允许程序以逻辑上有意义的方式组织内存。

3. 段页式（Segmented Paging）：结合了页式和段式的特点，程序的地址空间首先被划分为段，然后每个段内部再使用页式管理。这种方式提供了灵活性和效率的平衡。

所以，虚拟存储器分为页式、段式、段页式三种。

5 安腾指令格式采用5个字段：除了操作码（ OP ）字段和推断字段外，还有3个7位的（ 地址码 ）字段，它们用于指定（ 寄存器 ）2个源操作数和1个目标操作数的地址。

安腾（Itanium）指令格式是一种非常长的指令格式，它具有高度的并行性和灵活性。在安腾指令格式中，除了操作码（Opcode）字段和推断字段（Inference）外，还有3个7位的字段，它们是：

寄存器地址字段（Register Address Fields）：这些字段用于指定操作数的地址。在安腾指令中，通常有3个这样的字段，它们分别用于指定：

• 2个源操作数（Source Operands）的寄存器地址
• 1个目标操作数（Destination Operand）的寄存器地址

这些字段允许指令直接引用寄存器，而不需要额外的地址计算或间接寻址。这种设计有助于提高指令的执行效率，因为它减少了指令执行过程中所需的地址解析步骤。

6 CPU从内存取出一条指令并执行该指令的时间称为（ 指令周期 ），它常用若干个（ CPU周期 ）来表示。

7 安腾CPU中的主要寄存器除了128个通用寄存器、128个浮点寄存器、128个应用寄存器、1个指令指针寄存器（即程序计数器）外，还有64个（ 1位推断寄存器 ）和8个（ 64位分支寄存器 ）。

安腾CPU是一种高性能的微处理器架构，它具有丰富的寄存器集合。除了128个通用寄存器、128个浮点寄存器、128个应用寄存器和1个指令指针寄存器（IP，Instruction Pointer）外，安腾CPU还包括以下寄存器：

• 64个预测寄存器（Predicate Registers）：这些寄存器用于控制数据流和执行流，它们可以用于条件执行指令，从而实现复杂的控制流和数据流操作。

• 8个分支寄存器（Branch Registers）：这些寄存器用于保存分支目标地址，它们可以被用来实现间接跳转和循环控制。

8 衡量总线性能的重要指标是（ 总线带宽 ），它定义为总线本身所能达到的最高传输速率，单位是（ MB/s ）。

课本190页

衡量总线性能的重要指标是总线带宽（Bandwidth），它定义为总线本身所能达到的最高传输速率。带宽的单位通常是每秒传输的数据量，常见的单位有比特每秒（bits per second，bps）。

带宽可以进一步细分为：

• 数据传输速率：表示单位时间内传输的数据量。
• 总线宽度：指的是总线上可以同时传输的位数，通常以位（bit）为单位。

总线带宽的计算公式可以表示为：
带宽 = 总线宽度 * 传输频率

其中，总线宽度是总线上可以同时传输的位数，传输频率是单位时间内传输的周期数。两者的乘积即为总线的带宽，表示了总线的最大传输能力。

因此，衡量总线性能的重要指标是带宽，单位是比特每秒（bps）。

9 DMA控制器按其结构，分为（ 选择型 ）DMA控制器和（ 多路型 ）DMA控制器。前者适用于高速设备，后者适用于慢速设备。

10 64位处理机的两种典型体系结构是（ Intel64体系结构 ）和（ 安腾体系结构 ）。前者保持了与IA-32的完全兼容，后者则是一种全新的体系结构。

11 在计算机术语中，将ALU控制器和（ 内 ）存储器合在一起称为（ 主机 ）。

运算器和控制器合在一起称为CPU/中央处理器

ALU(算数逻辑运算部件)

CPU两大核心部件：运算器+控制器

运算器的核心：ALU（算数逻辑单元），功能：对数据进行加工。基本结构：ALU、暂存寄存器、通用寄存器组、累加寄存器ACC、程序状态寄存器PSW、移位器、计数器。

控制器功能：取指令、分析指令、执行指令。基本结构：程序计数器PC、指令寄存器IR、指令译码器、时序系统、微操作信号发生器、MAR、MDR

12 数的真值变成机器码可采用原码表示法，反码表示法，（ 补码 ）表示法，（ 移码 ）表示法。

13 广泛使用的（ SRAM ）和（ DRAM ）都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。

SRAM静态随机存取存储器 DRAM动态随机存取存储器

14 反映主存速度指标的三个术语是存取时间、（ 存储周期 ）和（ 存储器带宽 ）。

15 形成指令地址的方法称为指令寻址，通常是（ 顺序 ）寻址，遇到转移指令时（ 跳跃 ）寻址。

16 CPU从（ 内存/主存/存储器 ）取出一条指令并执行这条指令的时间和称为（ 指令周期 ）。

指令周期由若干个CPU周期组成

CPU周期又称为机器周期

用内存中读取一个指令字的最短时间来规定CPU周期

上面第一个空有填内存的，主存的，我看书上本章总结上面说：

CPU从存储器中取出一条指令并执行这条指令的时间和称为指令周期

以这个为准！！！！

17 RISC指令系统的最大特点是：只有（ 取数 ）指令和（ 存数 ）指令访问存储器，其余指令的操作均在（ 寄存器 ）之间进行。

补充：指令长度固定，指令格式和寻址方式种类少

18 微型机的标准总线，从带宽132MB/S的32位（ 字长 ）总线发展到64位的（ 指令 ）总线。

19 IA-32表示（ Intel ）公司的（ 32 ）位处理机体系结构。

20 安腾体系机构采用显示并行指令计算技术，在指令中设计了（ 属性 ）字段，用以指明哪些指令可以（ 并行 ）执行。

21 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（-2^31 到 2^31-1）。

用补码表示一个数的时候，0只有一个，没有正负之分

在32位字长的计算机中，采用2的补码形式表示整数时，一个字所能表示的整数范围如下：

• 最高位是符号位：0 表示正数，1 表示负数
• 正数范围：0 到 2^31 - 1（即 0 到 2147483647）
• 负数范围：-1 到 -2^31（即 -1 到 -2147483648）

因此，一个32位字长的字，采用2的补码形式表示时，所能表示的整数范围是：

-2^31 到 2^31 - 1

上面的情况是在第一位是符号位的情况下，如果没有符号位，那么 能够表示的范围应该是：-2^32 到 2^32 - 1

这里复习（预习）下原码表示、补码表示、移码表示法

定点表示法 所有数据的小数点位置固定不变

理论上位置可以任意，但实际上将数据表示有两种方法（小数点位置固定-定点表示法/定点格式）：

定点纯小数 (小数点固定于符号位之后，不需专门存放位置)

定点纯整数

小数点固定于最后一位之后，不需专门存放位置

浮点表示：小数点位置随阶码不同而浮动

浮点数的规格化表示：

(1.75)10 = 1.11 × 2^0 (规格化表示) = 0.111 × 2^1 = 0.0111 × 2^2

3、IEEE754标准(规定了浮点数的表示格式,运算规则等)

规则规定了单精度(32)和双精度(64)的基本格式.

规则中,尾数(M)用原码,指数（E）用移码(便于对阶和比较)

IEEE754标准

基数R=2，基数固定，采用隐含方式来表示它。

32位的浮点数：

S是符号位，1位，在最高位，“0”表示正数，“1”表示负数。

M是尾数， 23位，在低位部分，采用纯小数表示

E是阶码，8位，采用移码表示。移码比较大小方便。

尾数域最左位(最高有效位)总是1， 故这一位经常不予存储，而认为隐藏在小数点的左边。

采用这种方式时，将浮点数的指数真值e变成阶码E时，应将指数e加上一个固定的偏移值127(01111111)，即E=e+127。

64位的浮点数:

符号位1位，阶码域11位，尾数域52位，指数偏移值是1023。因此

一个规格化的64位浮点数x的真值表示为：

 x=(-1)^S×(1.M)×2^(E-1023)

 e=E-1023

一个规格化的32位浮点数x的真值表示为:

x=(-1)^S×(1.M)×2^(E-127)

e=E-127

真值x为零表示：当阶码E为全0且尾数M也为全0时的值，结合符号位S为0或1，有正零和负零之分。

真值x为无穷大表示：当阶码E为全1且尾数M为全0时，结合符号位S为0或1，也有+∞和-∞之分。

这样在32位浮点数表示中，要除去E用全0和全1（25510）表示零和无穷大的特殊情况，指数的偏移值不选128（10000000），而选127（01111111）。对于规格化浮点数，E的范围变为1到254，真正的指数值e则为-126到+127。因此32位浮点数表示的绝对值的范围是10^-38～1038（以10的幂表示）。

数的机器码表示

真值：一般书写的数

机器码：机器中表示的数, 要解决在计算机内部数的正、负符号和小数点运算问题。

原码
反码
补码
移码

原码表示法—定点小数x0.x1x2…xn

有正0和负0之分

范围-(1-2^(-n)) ～ +(1-2^(-n))

例：x=+0.11001110 ， y=-0.11001110

[x]原=0.11001110 [y]原=1.11001110

原码表示法—定点整数X0X1X2…Xn

有正0和负0之分

范围 -(2n-1) ～ +(2n-1)

例：x=+11001110，y=-11001110

[x]原=011001110 [y]原=111001110

正数前加0，负数前加1就好，这个比较简单

补码表示法

定义：正数的补码就是正数的本身，负数的补码是原负数加上模。

模

定点小数x0.x1x2…xn，以2为模

定点整数x0.x1x2…xn，以2^(n+1)为模

补码最大的优点就是将减法运算转换成加法运算。通常不按表达式求补码，而通过反码来得到。

22 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（（ 1+(1-2的-52次方）)*2的1023次方 ）。

23 浮点加、减法运算的步骤是（ 0操作数处理 ）、（ 比较阶码大小并完成对阶 ）、（ 尾数求和运算 ）、（ 结果规格化 ）、（ 舍入处理 ）。

记住就行~

24 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ 24 ）条。

64MB=64×8Mb
64×8Mb/32b=16M
16M=16×2²⁰⁼²24
所以需要24条地址线!

这种计算题一定要会算！！！

数据线是5条 2^5=32

25 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ 20 ）位，其中主存字块标记应为（ 9 ）位，组地址应为（ 5 ）位，Cache地址共（ 13 ）位。

【解答】

先将Cache分组，组数=128/4=32。故Cache 组地址占5位，块内地址占6位，块地址占两位。故Cache地址共5+6+2=13位。（这个应该是可以理解的了的）

组地址-块地址-块内地址 5-2-6 共13位

主存=16384*64=2^20字；故按字编制，主存地址为（ 20 ）位， （这个也没问题，比较好理解~）

由于采用的是第一种组相连映射，即组相连映射关系为：i=j mod Q（i为Cache组号，j为主存块号，Q为Cache组数）。故组地址为（5位）。（如果按字节编址，块内地址位数增1，Cache地址位数增1，主存位数也增1）

如果采用第二种全相连映射方法，则先将主存按照Cache大小分区，共128个区，故区号占7位，再将每个区分组，每个区内的组数和Cache的组数相等（32组）故组地址占5位，每组有4个块，故块地址为2位，块内地址同第一种全相连映射方法中块内地址长度相同，主存地址=区号+组号+组内块号+块内地址。故按字编址，主存地址=7+5+2+6=20（位）（按字节编址时块内地址为6位，故主存地址为21位）。

Cache地址=组号+组内块号+块内地址=5+2+6=13位（按字节编址时为14位）主存有16384*64=2的20次方，20-6-5=9（主存字块标记=主存地址-块内地址-组地址）

26 某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（ N/（NX+Y） ）次中断请求。

中断次数 / 处理该次数的中断所需的时间

依题意：中断N次，所需要的总处理时间 = N*X (中断处理时间) +Y（缓冲处理时间）

这里N个数据就会有N个中断

27 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ 总线 ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（ 数据信息 ）、（ 地址信息 ）、（ 控制信息 ）。

28 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ 存储区域 ）保护。

29 安腾体系结构采用推测技术，利用（ 控制 ）推测方法和（ 数据 ）推测方法提高指令执行的并行度。

30 计算机系统的层次结构从下至上可分为五级，即微程序设计级（ 或逻辑电路级 ）、一般机器级、操作系统级、（ 汇编语言 ）级、（ 高级语言 ）级。

31 十进制数在计算机内有两种表示形式：（ 字符串形式 ）形式和（ 压缩的十进制数串 ）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。

32 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ 纯小数 ）和（ 纯整数 ）两种表示方法。

33 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（ cache ）、（ 主存 ）、（ 外存 ）。

34 高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。举出三种高级DRAM芯片，它们是（ FPM-DRAM ）、（ CDRAM ）、（ SDRAM ）。

35 一个较完善的指令系统，应当有（ 数据处理 ）、（ 数据存储 ）、（ 数据传送 ）、（ 程序控制 ）四大类指令。

36 机器指令对四种类型的数据进行操作。这四种数据类型包括（ 地址 ）型数据、（ 数值 ）型数据、（ 字符 ）型数据、（ 逻辑 ）型数据。

37 CPU中保存当前正在执行的指令的寄存器是（ 指令寄存器 ），指示下一条指令地址的寄存器是（ 程序计数器 ），保存算术逻辑运算结果的寄存器是（ 数据寄存器 ）和（ 通用寄存器 ）。

数据寄存器（DR）：这些寄存器是存放操作数、运算结果和运算的中间结果的，以减少访问存储器的次数。它们既可以作为4个16位数据寄存器使用，也可以作为8个8位数据寄存器使用，在编程时可存放源操作数、目的操作数或运算结果。

通用寄存器：这些寄存器用途广泛，并可由程序员规定其用途。通用寄存器除了各自规定的专门用途之外，还可以用于传送和暂存数据，可以保存算术逻辑运算中的操作数和运算结果。

38 安腾体系结构采用分支推断技术，将传统的（ if then else ）分支结构转变为无分支的（ 顺序/并行 ）代码，避免了错误预测分支而付出的代价。

39 IEEE6754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位。则它所能表示的最大规格化正数为（ （1+（1-2的-52次方））*2的1023次方 ）。

这题重复了，上面的22题

40 直接使用西文键盘输入汉字，进行处理，并显示打印汉字，要解决汉字的（ 输入编码 ）、（ 汉字内码 ）和（ 字模码 ）三种不同用途的编码。

41 数的真值变成机器码时有四种表示方法，即（ 原码 ）表示法，（ 反码 ）表示法，（ 补码 ）表示法，（ 移码 ）表示法。

42 主存储器的技术指标有（ 存储容量 ）、（ 存取时间 ）、（ 存储周期 ）、（ 存储器带宽 ）。

存储容量、存取时间、存储周期、存储器带宽

存储周期：

存储器进行连续读写操作所允许的最短时间间隔

43 cache和主存构成了（ 内存储器 ），全由（ 硬件 ）来实现。

书上63页说内存储器由半导体器件构成，所以这里说硬件应该没问题吧，我看网上也有填半导体的

44 根据通道的工作方式，通道分为（ 选择 ）通道和（ 多路 ）通道两种类型。

课本269页

45 SCSI是（ 并行 ）I/O标准接口，IEEE1394是（ 串行 ）I/O标准接口。

课本271-272

46 某系统总线的一个存取周期最快为3个总线时钟周期，总线在一个总线周期中可以存取32位数据。如总线的时钟频率为8.33MHz，则总线的带宽是（ 11.1MB/s）。

时钟频率: f=8.33MHz

时钟周期: T =1/f

存取周期（三个时钟周期）: 3T=3*1/f

存取频率(总线周期的最高频率) = 1/3T = f/3

总线的带宽＝数据宽度×总线周期的最高频率

＝ （32/8）Byte×（8.33/3）M/s

＝ 11.1 MB/s

47 操作系统是计算机硬件资源管理器，其主要管理功能有（ 处理机 ）管理、（ 存储(器) ）管理和（ 设备 ）管理。

其实还有一个文件管理

48 安腾处理机采用VLIW技术，编译器经过优化，将多条能并行执行的指令合并成一个具有（ 多个操作码 ）的超长指令字，控制多个独立的（ 功能部件 ）同时工作。

这题没找到支撑，就当是对的吧…

选择题

试卷一

1 从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机。

A 并行 B 冯·诺依曼 C 智能 D 串行

【考查】

冯·诺依曼计算机有什么特点呢？

最重要的特点是存储程序，也就是说指令和数据都存储在存储器中，CPU运行程序时从存储器中读到每一条指令 然后运行它，这就是存储程序的基本原理(定义)。

指令与数据分开存储的是哈佛结构！

2 某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（ A ）。

A -(2^31-1) B -(2^30-1) C -(^231+1) D -(2^30+1)

【考查】
32位定点整数表示范围

最小负整数：32位全是1时，第一位的1表示负数，后面31个1表示 2^31-1 (真值)

3 以下有关运算器的描述，（ C ）是正确的。

A 只做加法运算
B 只做算术运算
C 算术运算与逻辑运算
D 只做逻辑运算

考查：运算器的功能

运算器是计算机硬件的核心部分之一，主要负责执行各种算术运算和逻辑运算

算术运算：执行基本的数学运算，如加法、减法、乘法和除法。

逻辑运算：执行逻辑运算，如AND、OR、NOT和XOR。

运算器的设计和实现是计算机体系结构中的一个重要方面，它直接影响到计算机的性能和效率。在现代计算机中，运算器通常与控制单元紧密结合，以实现复杂的指令集和高效的数据处理。

4 EEPROM是指（ D ）。

A 读写存储器 B 只读存储器

C 闪速存储器 D 电擦除可编程只读存储器

考查：EEPROM

EEPROM（Electrically Erasable Programmable Read-Only Memory），电可擦写只读存储器，是一种非易失性存储技术，允许用户在没有外部电源的情况下，通过电信号擦除和重新编程存储器内容。

EEPROM具有以下特点：（可以不用看，太浪费时间了）

非易失性：即使断电，EEPROM也能保持其存储的数据。
电擦写：用户可以通过电子方式擦除和编程EEPROM，而不需要移除或更换芯片。
随机访问：EEPROM允许用户随机访问存储器中的任何位置，这与硬盘等顺序访问存储设备不同。
低功耗：EEPROM的功耗相对较低，适合电池供电的设备。
耐用性：EEPROM可以承受数十万次的擦写周期，这使得它非常适合需要频繁更新数据的应用。
小容量：与闪存相比，EEPROM的存储容量通常较小，适合存储少量关键数据。
高成本：由于其耐用性和灵活性，EEPROM的成本通常高于其他类型的存储器。
串行接口：EEPROM通常使用串行接口进行通信，如I2C或SPI。
应用广泛：EEPROM广泛应用于需要存储小量非易失性数据的场合，如BIOS、微控制器、传感器和智能卡等。
易于使用：由于其串行接口和简单的编程接口，EEPROM很容易集成到各种电子系统中。
EEPROM的这些特性使其成为一种非常有用的存储技术，尤其是在需要频繁更新数据而不需要大量存储空间的应用中。然而，随着闪存技术的发展，一些新型的闪存（如NOR Flash）已经能够提供与EEPROM相似的功能，并且具有更高的存储密度和更低的成本，这使得EEPROM在某些应用中逐渐被新型闪存所取代。

5 常用的虚拟存储系统由（ B ）两级存储器组成，其中辅存是大容量的磁表面存储器。

A cache-主存 B 主存-辅存 C cache-辅存 D 通用寄存器-cache

考查：虚拟存储系统两级结构

虚拟存储系统通常由两级存储器组成，分别是：

主存储器（主存）：主存储器是计算机中直接与中央处理器（CPU）交互的存储器，它通常由动态随机存取存储器（DRAM）组成，具有较高的速度，但容量相对较小。

辅助存储器（辅存）：辅助存储器通常是指硬盘驱动器、固态硬盘（SSD）或网络存储等，它们提供更大的存储容量，但访问速度相对较慢。在虚拟存储系统中，辅助存储器通常是指大容量的磁表面存储器，即硬盘驱动器。

虚拟存储系统通过将主存中不常用的数据暂时转移到辅助存储器中，从而为当前活跃的程序提供更多的空间，使得计算机能够处理超出物理内存容量的数据和程序。这种机制允许计算机同时运行多个程序，并且可以加载比物理内存更大的程序或数据集。

在虚拟存储系统中，操作系统负责管理内存的分配和调度，确保CPU能够高效地访问数据。当需要访问在辅助存储器中的数据时，操作系统会将这些数据加载到主存中，以便CPU可以快速地进行处理。这个过程对用户和应用程序是透明的，因此被称为“虚拟”存储。

6 RISC访内指令中，操作数的物理位置一般安排在（ D ）。

A 栈顶和次栈顶
B 两个主存单元
C 一个主存单元和一个通用寄存器
D 两个通用寄存器
考查：RISC指令和CISC指令（精简指令集）

在RISC（Reduced Instruction Set Computing，精简指令集计算）架构中，为了提高指令执行的效率，通常会将操作数的物理位置安排在通用寄存器中。这是因为访问寄存器的速度远远快于访问主存储器，这样可以减少CPU执行指令时的等待时间，提高整体的计算速度。

两个通用寄存器 - 这是RISC架构中常见的操作数安排方式，因为它允许快速的执行和简化的指令集设计。

7 当前的CPU由（ B ）组成。
A 控制器
B 控制器、运算器、cache
C 运算器、主存
D 控制器、ALU、主存

考查：CPU组成

高速缓存（Cache）：一种小容量、高速度的存储器，用于存储CPU频繁访问的数据和指令，以减少对主内存的访问次数。

ALU是运算器概念的一个子集，特指CPU内部用于执行基本算术和逻辑运算的硬件单元。而运算器则是一个更通用的术语，它可以包括ALU以及其他相关的硬件或软件组件。在现代计算机体系结构中，ALU是运算器的核心部分，但运算器的概念可能更加广泛。

8 流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ A ）。
A 具备同等水平
B 不具备同等水平
C 小于前者
D 大于前者
考查：流水CPU

当m段流水稳定后,每个时钟周期流出一条指令,平均每个指令周期流出m条指令,与具备m个并行部件的CPIJ的吞吐能力相等。

9 在集中式总线仲裁中，（ A ）方式响应时间最快。

A 独立请求 B 计数器定时查询 C 菊花链

考查：集中式总线仲裁

集中式总线仲裁是一种总线控制策略，用于在多个请求者（如CPU、内存、I/O设备等）请求访问共享总线时，决定哪个请求者可以获得总线访问权的方法。在集中式总线仲裁中，有一个中心仲裁器（或称为总线仲裁器）负责接收所有请求者的请求信号，并根据预定的优先级或算法来决定哪个请求者可以控制总线。

10 CPU中跟踪指令后继地址的寄存器是（ C ）。

A 地址寄存器 B 指令计数器

C 程序计数器 D 指令寄存器

考查：程序计数器

在CPU中，跟踪指令后继地址的寄存器通常是程序计数器（Program Counter，PC）。程序计数器是一个特殊的寄存器，用于存储下一条要执行的指令的地址。每当CPU执行完一条指令后，程序计数器就会更新为下一条指令的地址，这样CPU就可以顺序地执行程序中的指令。

11 从信息流的传输速度来看，（ A ）系统工作效率最低。

A 单总线 B 双总线

C 三总线 D 多总线

考查：总线结构

单总线结构：
在这种结构中，所有的组件都连接到同一条总线上，任何两个组件之间的数据传输都需要经过这条总线。

双总线结构：
双总线结构通常包括一条内存总线和一条I/O总线。内存总线连接CPU和内存，而I/O总线连接CPU和输入/输出设备。

三总线结构：
三总线结构在双总线的基础上增加了一条控制总线，用于传输控制信号。

多总线结构：
在多总线结构中，系统可能包含多条不同类型的总线，每条总线负责特定的通信任务，如数据传输、控制信号传输、地址传输等。

12 单级中断系统中，CPU一旦响应中断，立即关闭（ C ）标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

A 中断允许 B 中断请求

C 中断屏蔽 D DMA请求

考查:中断过程

中断屏蔽，也称为中断禁用或中断封锁，是一种在计算机系统中用于控制中断请求（IRQ）响应的机制。操作系统或程序可以通过设置特定的标志或寄存器来屏蔽中断，从而暂时禁止CPU响应外部或内部的中断请求。

【解析】

CPU接收并响应一个中断后便自动关闭中断屏蔽，其目的是在中断响应周期不允许其他同级的中断来打扰，以便能正确地转入相应的服务程序。

13 安腾处理机的典型指令格式为（ C ）位。

A 32位 B 64位 C 41位 D 48位

考查：安腾处理机

安腾（Itanium）处理机是英特尔（Intel）与惠普（HP）合作开发的一系列64位处理器。安腾架构以其EPIC（Explicitly Parallel Instruction Computing，明确并行指令计算）设计而闻名，旨在实现高度的并行性和优化编译器的性能。

安腾处理机的典型指令格式为：41位：安腾指令的基本格式是41位宽，这包括了操作码、寄存器地址和其他指令字段。

这题记住就行！！！

14 下面操作中应该由特权指令完成的是（ B ）。

A 设置定时器的初值
B 从用户模式切换到管理员模式
C 开定时器中断
D 关中断

考查：特权指令

15 下列各项中，不属于安腾体系结构基本特征的是（ D ）。
A 超长指令字
B 显式并行指令计算
C 推断执行
D 超线程

考查：安腾体系结构 （这玩意真就硬记呗）

欸…记不住啊…

试卷二

1 冯·诺依曼机工作的基本方式的特点是（ B ）
A 多指令流单数据流
B 按地址访问并顺序执行指令
C 堆栈操作
D 存贮器按内容选择地址

2 在机器数（ BC ）中，零的表示形式是唯一的。
A 原码 B 补码 C 移码 D 反码

【注意】 补码和移码的0是唯一的！

3 在定点二进制运算器中，减法运算一般通过（ D ）来实现。
A 原码运算的二进制减法器
B 补码运算的二进制减法器
C 原码运算的十进制加法器
D 补码运算的二进制加法器

减法通过补码形式来表示

下面这题一定要会做啊啊啊啊啊啊啊！！！！！

4 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ D ）。
A 0—64MB B 0—32MB C 0—32M D 0—64M

256MB = 2^8MB

32b/8=4B

2^8 MB / 2^2 B = 2^6M = 64M

5 主存贮器和CPU之间增加cache的目的是（ A ）。
A 解决CPU和主存之间的速度匹配问题
B 扩大主存贮器容量
C 扩大CPU中通用寄存器的数量
D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

6 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ C ）。
A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式

[解析]单地址指令固定使用某个寄存器存放第二操作数和操作结果,在指令中隐含其地址,需要用隐含寻址方式

7 同步控制是（ C ）。
A 只适用于CPU控制的方式
B 只适用于外围设备控制的方式
C 由统一时序信号控制的方式
D 所有指令执行时间都相同的方式

同步控制是指任何一条指令或指令中任何一个微操作的执行都是事先确定的,并且都受统一基准时标的时序信号控制的方式。

8 描述PCI总线中基本概念不正确的句子是（ CD ）。
A PCI总线是一个与处理器无关的高速外围设备
B PCI总线的基本传输机制是猝发式传送
C PCI设备一定是主设备
D 系统中只允许有一条PCI总线

PCI的概念需要了解

9 CRT的分辨率为1024×1024像素，像素的颜色数为256，则刷新存储器的容量为（ B ）。
A 512KB B 1MB C 256KB D 2MB

256=2的8次方，8位=1B，102410241B=1MB

这题知道怎么算就行！

10 为了便于实现多级中断，保存现场信息最有效的办法是采用（ B ）。
A 通用寄存器 B 堆栈 C 存储器 D 外存

堆栈的特性：后进先出

解析:CPU响应中断时,需要保存当前的一些寄存器中的现场信息,以便在中断结束后进行恢复从而继续执行完毕。在多级中断时,每一层的中断都需要保护中断时的现场信息,例如一个三级中断,依次需要保护第一、第二、第三级的现场信息,当产生第三级的中断处理程序结束后,首先恢复第三级的现场进行处理,结束后返回第二级……以此类推,这样正好符合堆栈的特性,即后进入堆栈的先出来。因此,采用堆栈存储较为有效。补充:子程序调用指令执行时,也是要把当前程序计数器(PC)的内容送到堆栈保存。

11 特权指令是由（ C ）执行的机器指令。
A 中断程序 B 用户程序 C 操作系统核心序 D I/O程序

12 虚拟存储技术主要解决存储器的（ B ）问题。
A 速度 B 扩大存储容量 C 成本 D 前三者兼顾

13 引入多道程序的目的在于（ A ）。
A 充分利用CPU，减少等待CPU时间
B 提高实时响应速度
C 有利于代码共享，减少主辅存信息交换量
D 充分利用存储器

14 64位双核安腾处理机采用了（ A ）技术。
A 流水 B 时间并行 C 资源重复 D 流水+资源重复

15 在安腾处理机中，控制推测技术主要用于解决（ B ）问题。
A 中断服务
B 与取数指令有关的控制相关
C 与转移指令有关的控制相关
D 与存数指令有关的控制相关

试卷三

1 下列数中最小的数是（ C ）。

A （101001）2 B （52）8 C （1010 01）BCD D （233）16

A选项换成10进制数为：1+8+32=41
B选项换成10进制数为：2+5*8=42
C选项换成10进制数为：

二进制编码的十进制（Binary-Coded Decimal，BCD）是一种用四位二进制数表示一个十进制数字的编码方式。每个十进制数字（0-9）都对应一个四位的二进制数。例如，十进制数字“5”在BCD编码中表示为“0101”。

给定的二进制数“101001”BCD，我们可以将其分为两个部分，每部分四位：
第一部分：1010（BCD表示的十进制数字是10）
第二部分：01（BCD表示的十进制数字是1）
因此，二进制数“101001”BCD表示的十进制数是10 + 1 = 11。

D选项换成10进制数为：316^0+3*161+216^2=563

A.（101001）2=(41)十进制
B.（52）8=(42) 十进制
C.（101001）bcd =(29)十进制 不够前面补0: 0010 1001 = 29
D.（233）16=563（十进制）

2 某DRAM芯片，其存储容量为512k×8位，该芯片的地址线和数据线的数目是（ D ）。

A 8，512 B 512，8 C 18，8 D 19，8

512=2的9次方，K=2的10次方，题目中有错误，应该是512K*8位

3 在下面描述的汇编语言基本概念中，不正确的表述是（ CD ）。

A 对程序员的训练要求来说，需要硬件知识
B 汇编语言对机器的依赖性高
C 用汇编语言编写程序的难度比高级语言小
D 汇编语言编写的程序执行速度比高级语言慢

汇编语言是一种面向实际机器的低级语言,是机器语言的符号表示,与机器语言一一对应。所以,汇编语言程序员必须对机器的结构和指令系统等细节非常清楚。由于汇编语言的特点,通常用汇编语言编写程序的难度比高级语言大,但执行速度快。

4 交叉存储器实质上是一种多模块存储器，它用（ A ）方式执行多个独立的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享

5 寄存器间接寻址方式中，操作数在（ B ）。
A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈

间接寻址是相对于直接寻址而言的,指令地址字段的形式地址不是操作数的真正地址,而是操作数有效地址所在存储单元的地址。对于寄存器间接寻址来说,放在寄存器中的不是操作数,而是操作数的地址,操作数放在主存里面。

6 机器指令与微指令之间的关系是（ A ）。
A 用若干条微指令实现一条机器指令
B 用若干条机器指令实现一条微指令
C 用一条微指令实现一条机器指令
D 用一条机器指令实现一条微指令

每一条机器指令由一段微指令编译的微程序来解释执行

7 描述多媒体CPU基本概念中，不正确的是（ CD ）。
A 多媒体CPU是带有MMX技术的处理器
B MMX是一种多媒体扩展结构
C MMX指令集是一种多指令流多数据流的并行处理指令
D 多媒体CPU是以超标量结构为基础的CISC机器

8 在集中式总线仲裁中，（ A ）方式对电路故障最敏感。
A 菊花链 B 独立请求 C 计数器定时查询

9 流水线中造成控制相关的原因是执行（ A ）指令而引起。
A 条件转移 B 访内 C 算逻 D 无条件转移

这题原答案应该是给错了，这里应该选择：A 条件转移

10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ B ）。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统

PCI采用同步时序协议、集中式仲裁策略、具有自动配置能力、适合于低成本的小系统

PCI总线的升级版PCIe总线在许多方面进行了改进，性能得到了大幅提升

课本P213

11 下面陈述中，不属于外围设备三个基本组成部分的是（ D ）。
A 存储介质 B 驱动装置 C 控制电路 D 计数器

计数器很显然不是外围设备好吧…

12 中断处理过程中，（ A ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现场 D 恢复CPU现场

这题给的答案是错误的，应该是 A 关中断

关中断：进入不可响应中断请求的中断，由硬件自动完成

中断处理过程

中断请求->中断响应->执行中断服务函数->中断返回

中断的整个处理过程，由硬件和软件共同完成

根据此图，再来分析下各个过程：

关中断：进入不可响应中断请求的中断，由硬件自动完成
保存断点：把当前的程序计数器PC中的内容保存起来，用于中断处理结束后能继续执行主程序
识别中断源：有多个中断源同时请求时，只能响应最高优先级的，因此需进一步判断中断源
保存现场和屏蔽字：进入中断服务程序后，要先保存现场
设置新的屏蔽字：用于改变中断优先级和控制中断的产生
开中断：执行中断程序时，打开中断可实现更高优先级的中断响应，实现中断嵌套
执行中断服务程序：执行中断服务程序中的内容
再次关中断：使得恢复现场和屏蔽字时不会被中断打断
恢复现场和屏蔽字：使现场和屏蔽字恢复到中断之前的状态
再次开中断：中断执行完，现场恢复完后，可以打开中断
中断返回：返回原程序继续执行

【参考链接】

http://t.csdnimg.cn/xQUYE

13 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ D ）项不属于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总线管理

这题记忆吧，没找到资料

14 下面陈述中，（ C ）项属于存储管理部件MMU的职能。
A 分区式存储管理 B 交换技术 C 分页技术

给的答案是A，应该是错误的

这题说是C选项分页技术，待考证…

https://blog.csdn.net/ao_mike/article/details/103448433

选项C“分页技术”直接属于存储管理部件MMU的职能。MMU负责将程序的虚拟地址转换为物理地址，这一过程通常涉及到分页技术，即将内存分割成固定大小的页面，从而实现虚拟内存管理和地址转换。

15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ D ）项不属于安腾的执行单元。
A 浮点执行单元 B 存储器执行单元
C 转移执行单元 D 定点执行单元

这题没找到资料求证，就背书吧欸…

试卷四

1 运算器的核心功能部件是（ B ）。

A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器

【解析】ALU的基本功能为加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以及移位、求补等操作。ALU是运算器的最核心部件。

2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ A ）。

A 1M B 4MB C 4M D 1MB

【解析】4M*8b/32b=1Mb=1M

3 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ D ）。

A 20 B 28 C 30 D 32

【解析】1M=2的20次方，地址线20根，8位数据线8根，20+8+1+1+1+1=32

4 双端口存储器所以能进行高速读/写操作，是因为采用（ D ）。

A 高速芯片 B 新型器件
C 流水技术 D 两套相互独立的读写电路

【解析】双端口存储器由于同一个存储器具有两组相互独立的读写控制电路而得名，读取和写入可以并行进行，所以能进行高速读/写操作。

5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ C ）。

A 堆栈寻址方式 B 立即寻址方式
C 隐含寻址方式 D 间接寻址方式

【解析】单地址指令中为了完成两个数的算术运算,除地址码指明的一个操作数外,另一个数常采用隐含的寻址方式,这样就可以在指令中省略对另一个操作数的描述,从而可减少机器指令代码的长度

6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ C ）。

A 用程序计数器PC来产生后继微指令地址
B 用微程序计数器µPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址

【解析】这题好像和网络上搜到的不太一样，不过答案好像是对的。。。

为确定下一条微指令的地址,通常采用断定方式,其基本思想是( )。
A.用程序计数器(PC)来产生后继微指令地址
B.用微程序计数器(μPC)来产生后继微指令地址
C.由微指令的下地址字段直接指出后续微指令地址
D.由专门的硬件电路或者外部直接向CMAR输入微指令地址

【解析】正确答案:C

解析:

A:这种方法无法用来控制微程序的执行,因为PC的最小控制单位是一条指令,或者说是一个微程序(因为一个微程序解释一条指令),而微指令是更小的单位。

B:该方法为增量计数法。

C:该方法是直接由下地址字段来指出,也称为断定方式。

D:此方式为硬件方式。

7 微程序控制器中，机器指令与微指令的关系是（ B ）。
A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行
C 一段机器指令组成的程序可由一条微指令来执行
D 一条微指令由若干条机器指令组成

【解析】一个微程序解释一条指令，一个微程序由若干个微指令组成

8 CPU中跟踪指令后继地址的寄存器是（ B ）。
A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器

【解析】PC（程序控制器）的最小控制单位是一条指令

9 某寄存器中的数值为指令码，只有CPU的（ A ）才能识别它。
A 指令译码器 B 判断程序 C 微指令 D 时序信号

【解析】指令译码器能够识别指令码不过分吧…

10 为实现多级中断，保存现场信息最有效的方法是采用（ B ）。
A 通用寄存器 B 堆栈 C 主存 D 外存

【解析】CPU响应中断时,需要保存当前的一些寄存器中的现场信息,以便在中断结束后进行恢复从而继续执行完毕。在多级中断时,每一层的中断都需要保护中断时的现场信息,例如一个三级中断,依次需要保护第一、第二、第三级的现场信息,当产生第三级的中断处理程序结束后,首先恢复第三级的现场进行处理,结束后返回第二级……以此类推,这样正好符合堆栈的特性,即后进入堆栈的先出来。因此,采用堆栈存储较为有效。补充:子程序调用指令执行时,也是要把当前程序计数器(PC)的内容送到堆栈保存。

【解析】堆栈的特性：后进先出！

11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ C ）的时间。
A 指令周期 B 机器周期 C 存储周期 D 总线周期

【解析】DMA方式传送数据时,DMA需要与主存交互以实现数据的传送,因此每传送一个数据就要占用一个存储周期（若干个CPU周期）的时间。

12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（ D ）。
A 前者数据传输率高
B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小
D 前者不具有热插拔能力

【解析】D据说是对的。。。

13 下面陈述中，不属于虚存机制要解决的问题项是（D ）。
A 调度问题
B 地址映射问题
C 替换与更新问题
D 扩大物理主存的存储容量和字长

【解析】D选项一眼假

14 进程从运行状态转入就绪状态的可能原因是（ D ）。
A 被选中占有处理机时间
B 等待某一事件发生
C 等待的事件已发生
D 时间片已用完

【解析】D！！！✌

15 安腾处理机的一组指令中，可以并行执行的指令是（ B ）。
A Id8 r1=[r3] B add r6=r8,r9
C SUB r3=r1,r4 D add r5=r3,r7

【解析】这题看不懂啥意思，好像答案是AB？不懂不懂

A:从寄存器r3中存储的内存地址读取一个值，并将该值存储在寄存器r1中
B:将寄存器r8和寄存器r9中的值相加，并将结果存储在寄存器r6中
C:将寄存器r1中的值减去寄存器r4中的值，并将结果存储在寄存器r3中
D:将寄存器r3和寄存器r7中的值相加，并将结果存储在寄存器r5中

试卷五

1 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数位（ A ）

A +(2^63-1) B +(2^64-1) C -(2^63-1) D -(2^64-1)

2 请从下面浮点运算器中的描述中选出两个描述正确的句子（ AB ）

A 浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。
B 阶码部件可实现加，减，乘，除四种运算。
C 阶码部件只进行阶码相加，相减和比较操作。
D 尾数部件只进行乘法和除法运算。

【解析】

3 存储单元是指（ C ）。
A 存放1个二进制信息位的存储元
B 存放1个机器字的所有存储元集合
C 存放1个字节的所有存储元集合
D 存放2个字节的所有存储元集合

【解析】 存储元-存储单元-存储体

4 某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（ D ）。
A 0—1M B 0—512KB C 0—56K D 0—256KB

【解析】
1102410248b/32b=256K，答案应是256K，没有B
1B=8b,B是字节，b是位,字长是若干个字节

5 用于对某个寄存器中操作数的寻址方式为（ C ）。
A 直接 B 间接 C 寄存器直接 D 寄存器间接

【解析】

操作数在寄存器中，为(寄存器)寻址方式，如MOVA，RO，即把RO中的值20H放入累加器A中，即A=20H。

操作数地址在寄存器中，为(寄存器间接)寻址方式，如MOVA，@RO，即把RO中的值做为操作数的地址，把此地址中的值放入累加器A中，即把内存单元20H中的值放入A中，如此地址单元中的值为5，则A=5。

这题有争议！！！！

6 程序控制类的指令功能是（ D ）。
A 进行算术运算和逻辑运算
B 进行主存与CPU之间的数据传送
C 进行CPU和I/O设备之间的数据传送
D 改变程序执行的顺序

【解析】D

7 指令周期是指（ C ）。
A CPU从主存取出一条指令的时间
B CPU执行一条指令的时间
C CPU从主存取出一条指令加上执行一条指令的时间
D 时钟周期时间

8 描述当代流行总线结构中基本概念不正确的句子是（ AC ）。
A 当代流行的总线不是标准总线
B 当代总线结构中，CPU和它私有的cache一起作为一个模块与总线相连
C 系统中允许有一个这样的CPU模块

【解析】这题是啥，看不懂

9 CRT的颜色为256色，则刷新存储器每个单元的字长是（ C ）
A 256位 B 16位 C 8位 D 7位

【解析】256=2的8次方

10 发生中断请求的条件是（ C ）
A 一条指令执行结束
B 一次I/O操作结束
C 机器内部发生故障
D 一次DMA操作结束

11 中断向量地址是（ C ）
A 子程序入口地址
B 中断服务程序入口地址
C 中断服务程序入口地址指示器
D 例行程序入口地址

12 IEEE1394所以能实现数据传送的实时性，是因为（ D ）
A 除异步传送外，还提供同步传送方式
B 提高了时钟频率
C 除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式
D 能够进行热插拔

13 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ B ）
A 它比其他cache映射方式价格更贵
B 如果使用中的2个或多个块映射到cache同一行，命中率则下降
C 它的存取时间大于其它cache映射方式
D cache中的块数随着主存容量增大而线性增加

【解析】C

补充：

【全相联映射】

若主存中的任意一块均可映射到cache内的任意一行的位置上，称为全相联映射

14 虚拟存储器中段页式存储管理方案的特性为（ D ）
A 空间浪费大，存储共享不易，存储保护容易，不能动态连接
B 空间浪费小，存储共享容易，存储保护不易，不能动态连接
C 空间浪费大，存储共享不易，存储保护容易，能动态连接
D 空间浪费小，存储共享容易，存储保护容易，能动态连接

【解析】总结来看，段页式全是好处优点就行

15 安腾处理机的指令格式中，操作数寻址采用（ B ）
A R-R-S型 B R-R-R型 C R-S-S型 D S-S-S型

R-R-R型

课本里面的本章小结

考虑到本章小结的内容比较重要，很精简，故建议全文背诵~

第6章

总线是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送的公共通
道，并在争用资源的基础上进行工作。

总线有物理特性、功能特性、电气特性、机械特性，因此必须标准化。

微型计算机系统的标准总线从ISA总线（16位，带宽8MB/s）发展到EISA总线（32位，带宽33.3MB/s）和VESA总线（32位，带宽132MB/s），又进一步发展到PCI总线（64位，带宽264MB/s）。

衡量总线性能的重要指标是总线带宽，它定义为总线本身所能达到的最高传输速率。

当代流行的标准总线追求与结构、CPU、技术无关的开发标准。其总线内部结构包含
①数据传送总线（由地址线、数据线、控制线组成）；②仲裁总线；③中断和同步总线；
④公用线（电源、地线、时钟、复位等信号线）。

计算机系统中，根据应用条件和硬件资源不同，信息的传输方式可采用：
①并行传送
②串行传送；③复用传送。

各种外围设备必须通过I/O接口与总线相连，I/O接口是指CPU、主存、外围设备之间通过总线进行连接的逻辑部件。接口部件在它动态联结的两个功能部件间起着缓冲器和转换器的作用，以便实现彼此之间的信息传送。

课后大题总结

P61 第二章
4、6、7、8

P115-116 第三章存储系统
3、7、9、19

P186 第五章中央处理器
1、13、16、17

P213-214 第六章总线系统
8、9、10、11、12、14、15、16、17、20

P239 第七章外围设备
1、2、7、10、11

P276-278 第八章输入\输出系统
1、2、3、4、5、12、13、14、15、16

P312 第九章并行组织与结构
4、5、6