![](https://img-blog.csdnimg.cn/20201014180756919.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件架构的艺术—数字电路的设计方法与艺术
Maggiexx
这个作者很懒,什么都没留下…
展开
-
2021-10-04
亚稳态:时钟上升沿前后,数据变化 出现情况:1、输入信号是异步信号 2、时钟偏移/摆动(上升时间/下降时间)高于容限值 3、时钟再两个不同频率或者相同频率但相位和偏移不同的时钟域下跨时钟域工作 4、组合延迟使触发器的数据输入在亚稳态窗口内发生变化 解决方法:使用同步触发器 采用响应更快的触发器 使用亚稳态硬化触发器(专为高带宽设计并减少为时钟域输入电路而优化的采样时间) 使用级联触发器 减少采样速率 避免使用dV/dt低的输入信号 ...原创 2021-10-04 16:42:28 · 92 阅读 · 0 评论 -
2021-10-03
硬件架构的艺术—数字电路的设计方法与艺术 -Mohit Arora 序 主要内容涉及时钟和复位、多时钟域设计、时钟分频器、低功耗设计技术、流水线技术、字节顺序、消抖技术和电磁兼容性等方面。重点强调了IP设计者在设计高度优化和可靠的数字电路时所要面对任务与要掌握的所有技巧。 ...原创 2021-10-04 14:56:46 · 51 阅读 · 0 评论