1. ADC控制寄存器
1.1 ADC控制寄存器1(ADCRTL1)(地址偏移00H)
Bit(s) | Name | Description |
15 | Reserved | 读为0,写无效 |
14 | RESET | ADC 模块软件复位。此位导致整个ADC 模块的主复位。当将器件复位引脚拉低时(或上电复位后),所有寄存器位和序列发生器状态机制复位到初始状态。这是一个一次效应位,也即将此位置1 后,将立即自行清除此位。此位的读数总是返回0 值。ADC 复位也有2个时钟周期的延迟(即在复位ADC 的指令后经过2 个ADC 时钟周期之前,不应修改其它ADC 控制寄存器位)。 |
13-12 | SUSMOD1-SUSMOD0 | 仿真挂起模式。这些位决定出现仿真挂起(例如,因调试器触及断点)时发生的事件。 |
11-8 | ACQ_PS3-ACQ_PS0 | 采集窗口大小。此位字段控制SOC 脉宽,后者确定采样开关关闭的时间段。SOC 脉宽为ADCTRL1[11:8] + 1 乘以ADCLK 周期。 |
7 | CPS | 内核时钟预分频器。预分频器用于对器件外设时钟HSPCLK 进行分频。 |
6 | CONT RUN | 连续运行。此位决定序列发生器工作是处于连续转换模式还是启动/停止模式。可在当前转换序列有效时写入此位。此位在当前转换序列结束时生效;即,为了采取有效的操作,在发生EOS 之前,可用软件设置/清除此位。在连续转换模式下,不必复位序列发生器;但是,在启动/停止模式下必须复位序列发生器,以使转换器进入状态CONV00。 |
5 | SEQ OVRD | 序列发生器覆盖。可通过覆盖MAX_CONVn 设置的转换结束时的回绕,来提供连续运行模式的附加序列发生器灵活性。 |
4 | SEQ CASC | 级联的序列发生器操作。此位决定SEQ1 和SEQ2 是作为2 个8 状态序列发生器工作还是作为单个16 状态序列发生器工作(SEQ)。 |
3-0 | Reserved | 读为0,写无效 |
1.2 ADC控制寄存器2(ADCRTL2)(地址偏移01H)
Bit(s) | Name | Description |
15 | EVB SOC | 为级联序列发生器启用EVB SOC(注:此位只在级联模式中有效。) |
14 | RST SEQ1 | 将1 写入此位将使SEQ1 或级联序列发生器立即复位到初始的“触发前”状态,即在CONV00 等待触发信号。将异常中止当前活动的转换序列。 |
13 | SOC SEQ1 | 序列发生器启动(SOC)触发器。可通过以下触发器设置此位: · S/W - 通过软件将1 写入此位 · EVA - 事件管理器A · EVB - 事件管理器B(仅用于级联模式) · EXT - 外部引脚(例如,ADCSOC)。 当触发发生时,有三种可能: |
12 | Reserved | 读为0,写无效 |
11 | INT ENA SEQ1 | 启用SEQ1 中断。此位启用INT SEQ1 对CPU 的中断请求。 0 禁用INT_SEQ1 的中断请求。 |
10 | INT MOD SEQ1 | SEQ1 中断模式。此位选择SEQ1 中断模式。它影响SEQ1 转换序列结束时的INT SEQ1 设置。 |
9 | Reserved | 读为0,写无效 |
8 | EVA SOC SEQ | SEQ1的EVA启用位。 0 SEQ1 不能由EVA触发器启动。 |
7 | EXT SOC SEQ1 | SEQ1 的外部信号转换开始位 |
6 | RST SEQ2 | 复位SEQ2 |
5 | SOC SEQ2 | 序列发生器2 (SEQ2) 的转换开始触发器。(仅适用于双序列发生器模式;在级联模式中被忽略)可通过以下触发器设置此位: |
4 | Reserved | 读为0,写无效 |
3 | INT ENA SEQ2 | 启用SEQ2 中断。此位启用或禁用INT SEQ2 对CPU 的中断请求。 |
2 | INT MOD SEQ2 | SEQ2 中断模式。此位选择SEQ2 中断模式。它影响SEQ2 转换序列结束时的INT SEQ2 设置。 |
1 | Reserved | 读为0,写无效 |
0 | EVB SOC | SEQ2 的EVB启用位。 |
1.3 ADC控制寄存器3(ADCRTL3)(地址偏移18H)
Bit(s) | Name | Description |
15-9 | Reserved | 读为0,写无效 |
8 | EXTREF | 使能引脚ADCREFM和ADCREFP作为输入参考。 0 ADCREFM(2V)和ADCREFP(1V)作为内部参考源的输出 1 ADCREFM(2V)和ADCREFP(1V)作为外部参考电压的输入 |
7-6 | ADCBGREDN[1:0] | ADC 能带隙和参考断电。这些位控制模拟内核内的能带隙和参考电路中的上电和断电。请参阅第1.6 部分以了解上电顺序的要求。 |
5 | ADCPWDN | ADC 断电。此位控制模拟内核内除能带隙和参考电路外的所有模拟电路的上电和断电。请参阅第1.6 部分以了解上电顺序的要求。 |
4-1 | ADCCLKPS[3:0] | 内核时钟除法器。除了在ADCCLKPS[3-0] 为0000 时HSPCLK 直通外,将28x 外设时钟 |
0 | SMODE SEL | 采样模式选择。此位选择顺序采样模式或同步采样模式。 |
2. 最大转换通道寄存器(ADCMAXCONV)(地址偏移02H)
Bit(s) | Name | Description |
15-7 | Reserved | 读为0,写无效 |
6-0 | MAX CONVn | MAX_CONVn 位字段定义自动转换会话中执行的最大转换数。位字段及其操作随序列发生器模式(双/级联)变化。 |
如果只需要5 次转换,则将MAX_CONVn 设置为4。
情形1: 双模式SEQ1 和级联模式序列发生器从CONV00 变化到CONV04,并将5 个转换结果存储在转换结果缓冲器的寄存器Result 00 至Result 04 中。
情形2: 双模式SEQ2 序列发生器从CONV08 变化到CONV12,并将5 个转换结果存储在转换结果缓冲器的寄存器Result 08 至Result 12 中。
双序列发生器模式的MAX_CONV1 值大于7
如果为双序列发生器模式(即2 个独立的8 状态序列发生器)选择了大于7 的MAX_CONV1 值,则SEQ_CNTR 将继续计数到超过7,这将导致序列发生器回绕到CONV00,并继续计数。
3. 自动序列状态寄存器(ADCASEQSR)(地址偏移07H)
Bit(s) | Name | Description |
15-12 | Reserved | 读为0,写无效 |
11-8 | SEQ CNTR 3-0 | 定序计数器状态位。SEQ_CNTRn 4 位状态字段由SEQ1、SEQ2 和级联序列发生器使用。SEQ2 与级联模式无关。序列发生器计数器位字段SEQ_CNTR[3:0] 在转换序列开始时初始化为MAX_CONV 中的值。在自动转换序列中的每次转换(或同步采样模式下的每对转换)之后,序列发生器计数器减1。可在倒计数过程的任何时间读取SEQ_CNTR 位,以检查序列发生器的状态。此值结合SEQ1 和SEQ2 忙位,可唯一标识活动序列发生器在任意时刻的进度或状态。请参阅表2-7。 |
7 | Reserved | 读为0,写无效 |
6-0 | SEQ2 STATE2- SEQ2 STATE0 and SEQ1 STATE2- SEQ1 STATE0 | SEQ2_STATE 和SEQ1_STATE 位字段分别为SEQ2 和SEQ1 的指针。 |
4. ADC状态与标志寄存器(ADCST)(地址偏移19H)
Bit(s) | Name | Description |
15-8 | Reserved | 读为0,写无效 |
7 | EOS BUF2 | SEQ2 的序列结束缓冲位。在中断模式0(即当ADCTRL2[2]=0 时)中,不使用此位且保留为 |
6 | EOS BUF1 | SEQ1 的序列结束缓冲位。在中断模式0(即当ADCTRL2[10]=0 时)中,不使用此位且保留为 |
5 | INT SEQ2 CLR | 中断清除位。此位的读数总是返回0 值。清除操作是将1 写入此位后的一次性事件。 |
4 | INT SEQ1 CLR | 中断清除位。此位的读数总是返回0 值。清除操作是将1 写入此位后的一次性事件。 |
3 | SEQ2 BSY | SEQ2 忙状态位。 |
2 | SEQ1 BSY | SEQ1 忙状态位。 |
1 | INT SEQ2 | SEQ2 中断标志位。写入此位无影响。在中断模式0 中(即当ADCTRL2[2]=0 时),在每个 |
0 | INT SEQ1 | SEQ1 中断标志位。写入此位无影响。在中断模式0 中(即当ADCTRL2[10]=0 时),在每个 |
5. ADC输入通道选择序列控制寄存器(地址偏移03H,04H,05H,06H)
每个4 位字段CONVxx 为自动定序的转换选择16 个多路复用的模拟输入ADC 信道中的一个。
6. ADC转换结果缓冲寄存器(ADCRESULTn)(偏移量08H-17H)
在级联序列发生器模式中,寄存器ADCRESULT8 - ADCRESULT15 保持第9 次到第16 次转换的结果。左对齐。