1,实现原理:
以太网物理层编码采用FE(百兆)和GE(千兆)技术,平均每4个比特就插入一个附加比特,这样在其所传输的数据码流中不会出现超过4个1 或者4个0的连续码流,可有效地包含时钟信息。在以太网源端接口上使用高精度的时钟发送数据,在接收端恢复并提取这个时钟,可以保持高精度的时钟性能。
从这个原理上讲,其他高速接口,serdes,等都可以从码流里面会恢复(校准)时钟。但是这个时钟提取工作应该是在底层芯片进行的。有的芯片支持这个时钟提取,有的芯片不支持。
2,具体芯片的支持
图中这个PHY芯片来自MARVELL就可以从时钟提取SYNCE时钟,时钟频率是125M的。但是由于时钟输出引脚复用,需要在寄存器里面设置SYNCE恢复时钟的输出。
3,有了这个芯片只是解决了时钟同步的接收问题,至于发送问题还需要继续探索一下。最简单的方式应该是多个需要同步的设备接入同一个交换机。
4,上述讨论了时钟clock的同步,还有一个同步就是发送时间信息,这个之后再研究一下。