vivado高速口自环测试27dr RFSOC

已于 2024-03-14 18:03:09 修改
阅读量604 收藏 10
点赞数 9
文章标签： ZYNQ 单片机 fpga开发 27dr
于 2024-03-13 18:12:57 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mcupro/article/details/136681189
版权 
工程网盘链接，128和129接口都有
链接：https://pan.baidu.com/s/1HfRmP2tBpF2vFb3CET9ckw 
提取码：obsb

首先打开VIVADO软件，创建一个新的工程

设置地址和名称

选择器件型号

点击IP Catalog->搜索 ibert->选择第一个，双击打开配置

根据原理图设置速率和时钟

打开Adva...，根据原理图，Link ...选择DC，Termi...选择ACTT

一次只能测试一路通道，根据原理图选择通道

进入时钟配置，时钟源选择QUAD128 0，配置完成点击OK即可

继续OK，Generate，等待编译完成

右键ibert，点击Open IP Exam...

点击OK后会打开另一个vivado工程

直接生成bit文件即可

等待bit文件生成完毕后，点击Open Har...

把设备插好JTAG下载器和SFP28光口自环模块，接上电源，注意高速口需要选择上面设置的通道，我设置的时128，从原理图中看到128是下面那个

SFP28光口自环模块如下图所示，其内部发送和接收都相互连起来，形成自环的测试工具

点击Open tar...->点击Auto Connect

右键芯片，选择Prog...

选择BIT文件，点击烧录

烧录完成后，点击crea...把四个MGT都添加到links里面

添加完成后需要复位，可以看到各种高速口信息

右键某一个通道，点击Crea...，可以打开眼图进行观察

mcupro
关注
RFSoC全面解析（三）——射频直采ADC的引脚
lightninghenry的博客
10-13 8508
在之前的文章我们已经提到了ADC的指标，RFSOC：XCZU28DR-2FFVG1517E芯片中一共有8路射频直采的ADC，采样率均可达到4.096GSPS，位宽12bit，详见RFSoC全面解析（一）。 先看芯片，ADC引脚分布在4个bank中，每个bank有2个通道，每个bank中还有一路ADC专用的时钟。 下图是XCZU28DR-2FFVG1517芯片特殊引脚的一个分布情况。 下图是芯片除了电源地以外的的所有pin脚分布，射频ADC和DAC的pin脚位于芯片的左侧。 再看开发板
XILINX RFSoC全面解析（一）——芯片介绍
lightninghenry的博客
09-24 2万+
受限于摩尔定律与安迪-比尔定律的失效，半导体行业不得不另辟蹊径来发展芯片，XILINX公司的UltraScale++ ZYNQ系列的RFSoC芯片就是一款典型的代表，这款芯片将射频ADC、DAC、ARM、FPGA等集于一体。这是目前芯片行业的主流，大家都在做这种异构芯片。为什么要做异构芯片？ 首先非异构的芯片已经快发展到顶了，比如CPU，现在主频上不去了，16核再往上加也很难了，所以你必须重新开辟发展道路。 其次就是异构芯片还挺有市场，很多应用场合都希望小型化低功耗，以前用一块电路板能完成的事情现在最好
基于RFSOC FPGA的8发8收小型化基带信号处理板
zhengzhiyi312的博客
10-11 1095
MIMO zynq RFSOC 27DR 8发8收 小尺寸
Xilinx RFSOC GEN1 ADC和DAC简单测试
RFSOC的博客
03-20 3684
Xilinx RFSOC GEN1 ADC和DAC简单测试
雷达信号处理与电子对抗
weixin_57025922的博客
10-09 352
雷达信号处理、FPGA、电子对抗、量子计算及多场景原型验证
Xilinx RFSOC PCIE测试
RFSOC的博客
08-11 635
RF数据转换器还包括功率高效的数字下转换器(DDC)和数字上转换器(DUC)，其中包括可编程插补和抽取、NCO和复杂混频器。DDC和DUC也支持双频操作。关键特性和采样率见表1。将处理系统与UltraScale架构可编程逻辑、RF- ADC、RF- DAC和软决策FECs相结合，Zynq UltraScale+ RFSoC家族能够实现完整的软件定义无线电(SDR)，包括直接射频采样数据转换器，在单个、高可编程SoC上实现CPRI和千兆以太网到射频。47DR属于第三代产品，PCIE支持4.0。
cos_test.rar_vivado_vivado的测试
09-14
"cos_test.rar_vivado_vivado的测试"这一标题暗示了一个与Vivado相关的项目，它可能包含了用于验证或测试Vivado功能的代码，特别是与生成正弦波形有关的部分。描述中提到，这是一个测试代码，它能够在Vivado平台上...
基于vivado的IP核实现真双口ram的仿真
03-30
本主题将详细探讨如何在Vivado环境中利用IP核实现真双口RAM（Dual-Port RAM）的仿真。 真双口RAM是一种具有两个独立接口的数据存储器，每个接口都可以独立地进行读写操作，互不影响。这使得双口RAM在并行处理、数据...
基于MIG的DDR3读写测试电路Vivado工程已上板测试
04-01
自己编写的基于MIG IP核的针对DDR3的读写测试电路，非自带的示例工程，可用于快速熟悉MIG用户接口的时序关系及使用方法。压缩包内为Vivado工程，已成功上板调试。附带testbench，tb里包含有DDR3仿真模型及wiredelay...
Vivado高速时序收敛的技巧
01-22
标题中提到的“Vivado高速时序收敛的技巧”直接关联到Xilinx公司开发的一款先进的FPGA设计套件Vivado，它被广泛用于高速设计的时序分析和优化中。时序收敛是指设计的时序能够满足预定的要求，并且在多次设计迭代过程...
在vivado2019.2平台中通过verilog开发电梯控制系统,含testbench测试程序+代码仿真操作视频
07-08
2.内容：在vivado2019.2平台中通过verilog开发电梯控制系统,含testbench测试程序+代码仿真操作视频 3.用处：用于电梯控制算法编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项： 使用vivado...
RFSOC47DR-8通道ADC + 8通道DAC 100G光纤卡
最新发布
qq_41643216的博客
04-10 560
RFSOC板卡采用射频直接采样结构，带有八个独立的发射器和接收器通道。频率接收范围1M~ 6G。发送最大频率6 G。接收器当采用单通道模式时，最大采样率为2.5G/s，最大接收通道为8个，正交模式时，接收通道为4个，最大采样率为2.5G/s，ADC量化位数为14位。发送器最大采样率为9.5 G/s，八个发送通道，量化位数为14位。可以使用外部参考时钟，堆叠方式组成更大的接收发送阵列。支持双路40G/100G QSFP28。
RFSoC应用笔记 - RF数据转换器 -17- API使用指南之ADC状态指示函数
Vuko_Coding Zone
06-12 661
本文主要介绍关于RF数据转换器的ADC状态指示函数的相关使用方法。
XILINX RFSOC ZCU216开发调试记录（一）
jingjiankai5228的博客
03-13 3087
最近想摸一下RFSOC，这里做个调试记录，慢慢添加吧，待更新
vivado如何实现在线调试功能（ILA）逻辑分析仪
scottar的博客
11-11 4828
ILA 简介 ILA的是一种在线的逻辑分析仪，其主要的作用是可以在线调试一些，系统的寄存器的变量，其仅需要通过连接好jtag 就能正常运行了。 项目建立 项目说明 我建立的就是一个流水灯的文件，最简单的方案，我要监测我的tiemr的变化，和灯的变化的情况 .v 文件 `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // En
vivado中简单testbench测试代码的编写 - ZYNQ7021学习
热门推荐
逸璞丷昊
08-03 2万+
首先要明白测试代码的作用，这点其实很重要！测试代码其实就是通过代码模拟产生测试的环境，然后测试自己编写的模块代码是否正确。这可以指导我们在编写代码过程中决定某一些控制信号该如何产生，比如用于控制产生测试信号的控制信号，可以在一个 initial 模块里去改变这个值，而测试信号中的控制信号，应该在时钟下产生。 1、 将测试代码模块命名为 sim_crc_to_ram， 并且不需要任何输入信号。 ...
RFSoC应用笔记 - RF数据转换器 -09- RFSoC关键配置之RF-DAC内部解析（三）
Vuko_Coding Zone
10-10 2005
RFSoC中最重要的部分是射频直采ADC和DAC的配置，因此了解内部相关原理结构可以帮助我们更好理解相关功能配置参数含义。本文参考官方手册，主要对高采样率模式、多频带操作以及IP的数据接口进行介绍。
XILINX RFSoC全面解析（五）—— Zynq UItrascale+ RF Data Converter IP核详解
lightninghenry的博客
12-02 7115
这期我们来看看RFSoC独有的IP核——Zynq UItrascale+ RF Data Converter如何使用。 我使用的VIVADO版本是2018.3，这个是最低版本，要开发RFSoC,VIVADO版本必须不低于2018.3。 另外电脑配置也需要很高，64位，8核@3.4GHz CPU，16GB内存，固态硬盘基本就是低配，跑起来很勉强。建议有条件的朋友使用工作站或者服务器。 首先在VIVADO中新建一个工程，因为我使用的是xilinx官方的开发板，所以可以直接设定选board就行。 在I
RFSoC应用笔记 - RF数据转换器 -03- RFSoC关键配置之RF-ADC内部解析（一）
Vuko_Coding Zone
09-06 4163
tile 中的每个 RF-ADC 都有自己专用的高性能输入缓冲器，包括针对直接 RF 应用优化的功能，包括正交调制器校正 (QMC)，全复杂混频器和抽取滤波器。前两代和第三代在结构上基本相同。某些功能只能在一个 Tile 中的 RF-ADC 配对时执行。偶数 RF-ADC 用于 I 数据路径，奇数 RF-ADC 用于 Q 数据路径。一个 Tile 的所有可用内置功能以及一个 Tile 中的每个 RF-ADC 都使用支持 RFdc 驱动程序 API 或 Vivado IDE 中的内核配置界面进行配置。
vivado 高速串口
07-16
通过烧写文件到FPGA芯片，就可以开始测试和验证高速串口的功能。 在应用中，高速串口可以用于很多领域，例如通信、视频传输等。通过使用高速串口，我们可以实现高速数据传输，并提高系统的性能和效率。 总之，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值